2jb_可编程基础.pptVIP

* Stratix-4 EDA技术及应用(二) EDA技术及应用(二) 第二讲 可编程逻辑器件 可编程逻辑器件设计技术简介 CPLD/FPGA的基本结构 Altera的CPLD/FPGA器件 CPLD/FPGA开发应用选择 DIP (Dual In-line Package)双列直插式封装 PQFP (Plastic Quad Flat Package)塑料四方扁平封装 PQFP封装的芯片的四周均有引脚，其引脚总数一般都在100以上，而且引脚之间距离很小，管脚也很细。用这种形式封装的芯片必须采用SMT（Surface Mount Technology，表面组装技术）将芯片边上的引脚与电路板焊接起来。 因为引脚只绕行于封装的四边周长，使接脚数难以再扩增。逐渐被更低型化的TQFP封装所取代。 PQFP (Plastic Quad Flat Package)塑料四方扁平封装 TQFP(Thin Quad Flat Package )薄四方扁平封装 低成本，低高度引线框封装方案。薄四方扁平封装对中等性能、低引线数量要求的应用场合而言是最有效利用成本的封装方案。它提供了节省空间的封装方案，从而满足了更小印刷电路板空间的要求。 其减少的高度和自身尺寸是对空间要求较高的应用的理想选择。 TQFP(Thin Quad Flat Package )薄四方扁平封装 BGA (Ball Grid Array Package) 球栅阵列封装 　 BGA封装具有以下特点： I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率 虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能 信号传输延迟小，适应频率大大提高 组装可用共面焊接，可靠性大大提高 BGA (Ball Grid Array Package) 球栅阵列封装 PLCC (Plastic Leaded Chip Carrier) 塑料有引线片式载体封装 表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形，是塑料制品。PLCC封装是比较常见的。 PLCC封装的外形呈正方形，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 现在大部分主板的BIOS都是采用的这种封装形式 PLCC (Plastic Leaded Chip Carrier) 带引线的塑料封装 主要的PLD生产厂家 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 MAX II：有史以来成本最低的CPLD Cyclone：迄今成本最低的FPGA Cyclone V 有史以来成本和功耗最低的FPGA 具有高效的逻辑集成功能 提供集成收发器型号 具有基于ARM的硬核处理器系统(HPS) 新一代可编程逻辑器件 Stratix ：altera大规模高端FPGA,2002年中期推出,0.13um工艺,1.5v内核供电。集成硬件乘加器,芯片内部结构比Altera以前的产品有很大变化。 Stratix V 器件: 最大最快的FPGA V V ALTERA EP1K30TC144 配置ROM座 FPGA板 EP1K100QC208 FPGA板 OTP配置座 EPM7128S CPLD板 无外挂存储器 FPGA板 2.3.3 CPLD/FPGA的编程与配置 一、CPLD/FPGA器件的配置 二、MAX系列非易失性器件的下载配置 三、FPGA的下载配置 四、ALTERA的编程文件 一、CPLD/FPGA器件的配置 把CPLD/FPGA设计代码送入芯片的过程（或操作）称为对CPLD/FPGA器件的配置，也称为下载。 经过配置的CPLD芯片，就称为具有用户需要功能的专用数字电路或数字系统。 对CPLD/FPGA芯片进行编程配置的方式有多种。 ALTERA公司在生产的CPLD器件一般都有”JTAG”接口。 用ByteBlaster的JTAG模式进行配置 JTAG接口 JTAG接口使用TDI、TDO、TCK、TMS四个管脚。其中： TDI:串行数据输入端 TDO:串行数据输出端 TCLK:串行时钟 TMS：JTAG状态机模式控制端 TDI、TDO、TMS的数据在TCLK时钟的配合下，将数据串行移位到CPLD内部JTAG移位寄存器中。 使用JTAG接口进行器件配置，既适用于CPLD器件，也适用于FPGA器件。 BYTEBLASTER并口下载 * Cyclone III