数据分配器.docVIP

本实验类型： □演示性 ■验证性 □设计性 □论证性 一、实验目的和要求 二、实验主要仪器和设备 三、实验原理 四、实验内容 五、实验步骤 六、实验结果分析 七、实验结论 八、思考题 实验目的 利用Quartus II软件编写一个程序以实现一个数据分配器，并把编好的程序烧录到目标器件中验证程序的实际效果。 二、实验主要仪器和设备 计算机及操作系统 Quartus II软件 编程电缆 三、实验原理 设计一个数据分配器,电路框图如图1所示。A为数据地址输入端，dout7、out6、……dout0为4位总线数据输出端，EN为使能信号输入端，Enter为输入信号确认键。电路功能如表1所示。 图1数据分配器框图 表1数据分配器功能表 输入 输出 地址 A(2 downto0) 数据Din(3 downto 0) 使能EN 确认Enter Dout7(3 downto 0) Dout6(3 downto 0) Dout5(3 downto 0) Dout4(3 downto 0) Dout3(3 downto 0) Dout2(3 downto 0) Dout1(3 downto 0) Dout0(3 downto 0) XXX XXX 0 X 保持 保持 保持 保持 保持 保持 保持 保持 000 Din 1 ↑ Din 保持 保持 保持 保持 保持 保持 保持 001 Din 1 ↑ 保持 Din 保持 保持 保持 保持 保持 保持 010 Din 1 ↑ 保持 保持 Din 保持 保持 保持 保持 保持 … … … … … … … … … … … … 111 Din 1 ↑ 保持 保持 保持 保持 保持 保持 保持 Din 四、 实验内容 （1）利用VHDL语言编程； （2）利用软件进行功能仿真； （3） 编程下载到DE2开发平台，利用一个脉冲按键及8个波段开关作为输入，LED指示灯作为输出验证即可。 注意： 3个拨码开关作为地址数据输入端，4个拨码开关作为二进制数据输入端，一个按键开关作为确认键，1个拨码开关作为使能控制键，高电平允许修改输入数据，低电平对数据锁存。 五、实验步骤 1.根据数据分配器的功能表，利用VHDL的基本描述语句编写出数据分配器的VHDL语言程序。 2.对所设计的VHDL程序进行编译，然后利用波形编辑器对其进行仿真，初步验证程序设计的正确性。 3.利用开发工具软件，选择所用可编程逻辑器件，并对数据分配器进行管脚配置。 4.通过下载电缆将编译后的*.sof文件下载到目标器件之中，并利用实验开发装置对其进行硬件验证。 六、实验结果与分析 VHDL源程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity data_distributor is port( A:in std_logic_vector(2 downto 0); Din:in std_logic_vector(3 downto 0); EN,Enter:in std_logic; Dout0,Dout1,Dout2,Dout3,Dout4,Dout5,Dout6,Dout7:out std_logic_vector(3 downto 0) ); end data_distributor; architecture test of data_distributor is begin process(A,EN,Enter) begin if EN=1 then --使能端为高电平 if Enterevent and Enter=1 then --检测上升沿 case A is --分情况赋值 when000=Dout7=Din; when001=Dout6=Din; when010=Dout5=Din; when011=Dout4=Din; when100=Dout3=Din; when101=Dout2=Din; when110=Dout1=Din; when111=Dout0=Din; end case; end if; end if; end process; end architecture test; 仿真波形 图1 RTL电路图 图2