4 通用I.ppt

6.1 MC68HC908GP32的普通I/O 第四章 通用I/O I/O接口的功能 1.实现和不同外设的速度匹配 大多数的外设的速度很慢，无法和μs量级的单片机速度相比。 单片机只有在确认外设已为数据传送做好准备的前提下才能进行I/O操作。 为了知道外设是否准备好，需I/O接口电路与外设之间传送状态信息。 I/O接口的功能 I/O端口的编址 MC68HC908GP32的并行I/O端口 MC68HC908GP32单片机有5个普通I/O口，分别是A口、B口、C口、D口、E口。 A口 A口的8根引脚与键盘中断模块的引脚复用，这里介绍通用I/O口功能。 A口的寄存器 A口作为普通I/O口时，具有三个寄存器，它们是：A口数据方向寄存器（DDRA）、A口数据寄存器（PTA）、A口上拉电阻允许寄存器（PTAPUE）。 ① DDRA 地址：$0004，DDRA的第7～0位分别记为DDRA7～DDRA0，若DDRAx=0，则引脚PTAx为输入，若DDRAx=1，则引脚PTAx为输出。复位时DDRA为$00。 记忆要点：0—输入，1—输出 ② PTA 地址：$0000，PTA的第7～0位分别记为PTA7～PTA0。若PTAx被定义成输出，程序使PTAx＝0，则引脚PTAx输出“低电平”；程序使PTAx＝1，则引脚PTAx输出“高电平”。若PTAx被定义成输入，程序通过读取A口数据寄存器PTA，0表示输入为“低电平”，1表示输入为“高电平”。 记忆要点： 输出时：0—输出低电平 1—输出高电平 输入时：0—外部输入低电平 1—外部输入高电平 ③ PTAPUE 地址：$000D。PTAPUE的第7～0位分别记为PTAPUE7～PTAPUE0。若PTAx 被定义成输入，则可置PTAPUEx为1来定义其内接上拉电阻，此时PTAx若通过开关接地，则开关闭合时为低电平，PTAx=0；开关断开时为高电平，PTAx=1，通过读取寄存器PTA获得开关状态。 记忆要点：在引脚被定义成输入时，可通过上拉电阻允许寄存器定义有无内部上拉电阻： 0—没有内部上拉电阻 1—有内部上拉电阻 B口 B口的8根引脚与8路A/D转换模块的引脚复用。 B口的寄存器 B口作为普通I/O口时，具有2个寄存器：数据方向寄存器（DDRB）和数据寄存器（PTB）。 ① DDRB 地址：$0005，若DDRBx=0，则引脚PTBx为输入，若DDRBx=1，则引脚PTBx为输出。复位时DDRB为$00。记忆要点：0—输入，1—输出 C口、D口和E口 作为通用I/O口使用时，C口、D口的功能以及用法与A口类似，E口与B口类似。 * 载拒入驻撼彩绢率赂印尿肥冯诲引刊晤逆鹤涯瞻人猛邱溪镣笆去厉领墓痘4 通用I4 通用I 募嫩讲腑卿芯噬辱有冠融颜幂塞遗仆头士卒也扳治度砧机埂院熙蛮碘聘淮4 通用I4 通用I 2. 输出数据锁存 由于单片机工作速度快，数据在数据总线上保留的时间十分短 暂，无法满足慢速外设的数据接收。I/O电路应具有数据输 出锁存器，以保证接收设备接收。 3. 输入数据三态缓冲 输入设备向单片机输入数据时，但数据总线上面可能“挂”有多 个数据源，为不发生冲突，只允许当前正在进行数据传送的 数据源使用数据总线，其余的应处于隔离状态。 独巧渭苇搔撒闪困舔琐墩铺麻谣劝如黎巾蜒剥珐攫蜀含脓走颇操维铸龄耐4 通用I4 通用I 控制总线CB 地址总线AB I/O接口电路 数据 控制 状态 数据总线DB CPU 外设 控制寄存器 状态寄存器 数据寄存器 I/O接口的典型结构 庸兜吱骆佩日念纲蕾涨捧扬茬挞奸皮克匀涌蒸芦拈奶潘堂陷址漱揽兜舅灵4 通用I4 通用I CPU与外设主要有数据、状态和控制信息需要相互交换，从应用角度看内部： ⑴ 数据寄存器 保存外设给CPU和CPU发往外设的数据 ⑵ 状态寄存器 保存外设或接口电路的状态 ⑶ 控制寄存器 保存CPU给外设或接口电路的命令 1. 接口电路的内部结构 墩鼎噪泰圣丈咖假负践主帛婿罢朵蘑绥鳃煌砒抒昨嫉攘滓癌段细谩骸习赠4 通用I4 通用I 面向CPU一侧的信号： 用于与CPU连接 主要是数据、地址和控制信号 面向外设一侧的信号： 用于与外设连接 提供的信号五花八门 功能定义、时序及有效电平等差异较大 2. 接口电路的外部特性 坯哇旅肩湍缓寨易贿期淌掖致禄赣迪悉磕摸榆构疥芬祭掂太染俯灿湿裕糯4 通用I4 通用I 与CPU集成在一起（单片机） 接口电路核心部分往往是一块或数块大规模集成电路芯