256乘8的ROM设计精要.pptxVIP

下载本文档

26
0
约小于1千字
约 12页
2017-06-12 发布于湖北
举报
版权申诉

256乘8的ROM设计精要.pptx

1、本文档共12页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

256乘8的ROM设计精要

用元件例化的方式，将16*8的ROM例化成256*8的ROM;总体设计思路;简易演示图如下;16*8的ROM设计;--16*8ROM LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ROM_16 IS PORT( addr:IN STD_LOGIC_VECTOR(3 DOWNTO 0);--地址选择信号 en:in std_logic; --使能端 data:out STD_LOGIC_VECTOR(7 downto 0)--数据输出端口 ); END ROM_16;; ARCHITECTURE one OF ROM_16 IS TYPE memory IS ARRAY(0 to 15) of STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL datal:memory:=0000000000000011 0000010100000111 0000100100001011 0000110100001111); SIGNAL addrl:INTEGER RANGE 0 TO 15; BEGIN addrl=CONV_INTEGER(addr); PROCESS(en,addrl,addr,datal) BEGIN IF en=‘0 THEN data=datal(addrl); ELSE data=(others=Z); END IF; END PROCESS; END one; ?;??能仿真波形图如下;用元件例化的方式，将16*8的ROM例化成256*8的ROM;256*8的程序代码：; ; ;功能仿真图如下：