北工大 数字辑基础与verilo硬件描述语言课后答案 清华大学出版社 2013最新.pptVIP

  • 1282
  • 3
  • 约8.62千字
  • 约 176页
  • 2017-06-13 发布于河南
  • 举报

北工大 数字辑基础与verilo硬件描述语言课后答案 清华大学出版社 2013最新.ppt

北工大 数字辑基础与verilo硬件描述语言课后答案 清华大学出版社 2013最新

习题解答 1 - 4章;第1章 数制和码制;(3FF) 16 =(1023) 10 =(1111111111) 2 =(1777) 8;1.5 写出下列真值所对应的一字节长(1位符号,7位数值)的原码、反码和补码。;1.6 先写出下列十进制数 x 的真值,再写出所对应的一字节长(1位符号,7位数值)的原码、反码和补码。;1.7 已知[x]补,求[x]原、[x]反及真值 x;1.9 已知[x]原,求[x]补;1.11 已知(178)10,如何用8421码、余3码、2421码和格雷BCD码表示?;1.13 求(0100 1001 0110)8421关于(1000)10的补数的8421码表示。;1.16 写出与4位自然二进制码对应的4位格雷码;1.17 分别确定下列二进制信息码的奇校验位和偶校验位的值。;第2章 逻辑代数基础;2.4 写出下面逻辑表达式的真值表:;2.5 写出下列表达式的对偶式;2.6 运用反演规则,写出下列表达式的反演式。;2.7 用逻辑代数的公理、定理及规则,证明下列等式。;2.8 试写出 的或与式、与非式、或非式及与或非式。;2.9 下列函数中,哪些变量取值使 F = 1 ?;2.10 下列函数中,哪些变量取值使 F = 0 ?;2.11 根据真值表,写出题2.3中最小项表达式及最大项表达式。;2.12 将下列逻辑表达式转换为最小项之和的形式。;2.13 将下列逻辑表达式转换成最大项之积的形式。;2.14 已知F=∑m3(0,1,5,6),写出原函数的最大项表达式、反函数的最小项 表达式以及反函数的最大项表达式。;域泌窑皋脚内落卯缅恶镜哪论昏钳盟峡技虱方暂储嫉沫澈你滋诌精刀褪膊北工大 数字辑基础与verilo硬件描述语言课后答案 清华大学出版社 2013最新北工大 数字辑基础与verilo硬件描述语言课后答案 清华大学出版社 2013最新;2.16 用卡诺图化简法,将下列逻辑函数化简为最简与或式。;;2.17 用卡诺图化简法,将下列逻辑函数化简为最简或与式。;; 00 01 11 10;2.18 已知 F=∑m4(0,1,2,5,6,8,9,10,13,15),用卡诺图化简法,求F的最简与或式、最简与非式、最简或与式、最简或非式和最简与或非式。;2.19 用卡诺图化简法,求下列具有无关项的逻辑函数的最简与或式和最简或与式。 ;;;;2.20 试用卡诺图对已知函数作逻辑运算。;2.21 某逻辑网络的输入为8421码(用A,B,C,D表示),当其对应的十进制数 X5时,输出 F=1,否则 F=0。试求F的最简与非式,并画出逻辑图。;; 满足输入无反变量要求,用替代尾因子法或禁止逻辑法将下列逻辑函数用最少与非门实现,画出逻辑图。; 00 01 11 10; 确定图中的输入变量,并使输出功能为 F(A,B,C,D)=∑m(6,7,12,13)。; 3.1 Verilog 模块由几部分组成? 答:由模块声明、端口输入/输出说明、信号类型说明和逻辑功能定义 四部分组成。 3.2可综合Verilog HDL模块中,有哪些进行逻辑功能定义的方法? 答:在本课程中介绍了三种 (1)采用Verilog HDL内置门级元件描述电路结构——门级建模 (2)运用assign持续赋值语句描述信号的逻辑关系——数据流描述 (3)采用always进程描述电路的行为特性——行为描述和混合描述 3.3 下列哪些是合法的标识符?哪些是错误的? and, Key, 8sum, _data, module, $end 答: Key 和 _data 是合法的标识符。 and 和 module 错,这些是关键字,不能用作标识符。 8sum 和 $end 错,不符合标识符的定义规则(不能以数字开头,不能以$开头)。;3.4 下列数字的表示是否正确? 6’d18, b0101, 10’b2, ’Hzf, 5’B0x101 答: 6’d18 正确。用6位二进制表示十进制的18。 ’Hzf 正确。 5’B0x101 正确。 b0101 错误,应 ’b0101或4’b0101 10’b2 错误,应 2’b10,二进制数字符

文档评论(0)

1亿VIP精品文档

相关文档