- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
(EDA实验报告)201400121184重点讲义
山东大学信息科学与工程学院
EDA实验报告
姓 名: 吴蔓
学 号:201400121184
班 级:电信工一班
2016.5.31
实验1 4选1数据选择器的设计
一、实验目的
1.学习EDA软件的基本操作。
2.学习使用原理图进行设计输入。
3.初步掌握器件设计输入、编译、仿真和编程的过程。
4.学习实验开发系统的使用方法。
二、实验仪器与器材
1.EDA开发软件 一套
2.微机 一台
3.实验开发系统 一台
4.打印机 一台
三、实验说明
本实验通过使用基本门电路完成4选1数据选择器的设计,初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证,在实验开发系统上选择高、低电平开关作为输入,选择发光二极管显示输出电平值。
本实验使用Quartus II 软件作为设计工具,要求熟悉Quartus II 软件的使用环境和基本操作,如设计输入、编译和适配的过程等。
实验中的设计文件要求用原理图方法输入,实验时,注意原理图编辑器的使用方法。例如,元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。
四、实验要求
1.完成4选1数据选择器的原理图输入并进行编译;
2.对设计的电路进行仿真验证;
3.编程下载并在实验开发系统上验证设计结果。
实验程序:
library ieee;
use ieee.std_logic_1164.all;
entity mux4 is
port (input:in std_logic_vector(3 downto 0);
sel:in std_logic_vector(1 downto 0);
y: out std_logic);
end mux4;
architecture rtl of mux4 is
begin
process(sel,input)
begin
if sel=?0?then)f
y=input(0);
elsif sel=?1?thenf
y=input(1);
elsif sel=?0?thenf
y=input(2);
else
y=input(3);
end if;
end process;
end rtl;
实验结果
4选1数据选择器的截图:
仿真波形图:
实验2 四位比较器
一、实验目的
1.设计四位二进制码比较器,并在实验开发系统上验证。
2.学习层次化设计方法。
二、实验仪器与器材
1.EDA开发软件 一套
2.微机 一台
3.实验开发系统 一台
4.打印机 一台
5.其它器件与材料 若干
三、实验说明
本实验实现两个4位二进制码的比较器,输入为两个4位二进制码和,输出为M(A=B),G(AB)和L(AB).用高低电平开关作为输入,发光二极管作为输出,具体管脚安排可根据试验系统的实际情况自行定义。
四、实验要求
1.用硬件描述语言编写四位二进制码
比较器的源文件;
2.对设计进行仿真验证;
3.编程下载并在实验开发系统上进行硬件验证
实验程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity vhdl_cmp is
port(A:in std_logic_vector(3 downto 0);
B:in std_logic_vector(3 downto 0);
m,g,l:out std_logic);
end vhdl_cmp ;
architecture behave of vhdl_cmp is
begin
p1:process(A,B)
begin
if(AB)then
G=1;M=0;L=0;elsif
您可能关注的文档
最近下载
- 江苏省连云港市东海县实验中学2024-2025学年九年级上学期第一次月考语文试题(含答案).pdf VIP
- Sharp夏普扫描仪DW-D20HZ-W DW-D20NZW3 CF-20HZW 3用户手册.pdf
- 2024-2025学年九年级语文上学期第一次月考试卷附答案解析.pdf VIP
- C站JUE-85中文操作说明书-07-9-10.pdf VIP
- 智能融合终端通用技术规范2025.docx
- 2024年中级经济师《经济基础》真题卷(1116下午).pdf VIP
- 660MW发电机内冷水系统漏氢原因分析处理.pdf VIP
- 管道命名及代码含义.docx VIP
- 认知心理学第四章记忆解析.ppt VIP
- 外墙抹灰安全技术交底.pdf VIP
文档评论(0)