Verilog语法基础讲解之参数化设计.docx

Verilog语法基础讲解之参数化设计在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则将此值在设计时使用parameter关键字声明，那么在上层模块例化使用该功能模块时，可以根据具体需求重新配置该常量的值，从而实现不同应用场合对对应常量的灵活调整。以下为使用Verilog设计的一个控制LED闪烁灯的模块代码：01module counter(Clk,Rst_n,led);0203inputClk;//系统时钟,50M04inputRst_n;//全局复位，低电平复位0506outputreg led;//led输出0708reg[24:0]cnt;//定义计数器寄存器0910//计数器计数进程11always@(posedgeClkornegedgeRst_n)12if(Rst_n==1b0)13cnt=25d0;14elseif(cnt==25d24_999_999)15cnt=25d0;16else17cnt=cnt+1b1;1819//led输出控制进程20always@(posedgeClkornegedgeRst_n)21if(Rst_n==1b0)22led =1b1;23elseif(cnt==25d24_999_999)24led =~led;25else26led = led;2728endmodule在此设计中，定义了一个名为cnt的计数器，该cnt在输入时钟”Clk”的驱动下，每个时钟的上升沿执行一次自加操作，当计数到，计数器清零，同时led驱动状态发生翻转。由于系统时钟为50M，即周期为20ns，cnt每计，即500ms，驱动led状态翻转一次，从而可以实现控制led以1s为周期进行亮灭闪烁。在这个系统中，我们可以看到，如果我们希望将闪烁速度进行更改，例如改为每50ms让led翻转一次，则需要在代码中将”cnt==25d24_999_999”中25d24_999_999这个常量修改为25d24_999_99。现在考虑另外一种情况，假如某个系统中有三个LED灯需要通过这种方式来进行驱动闪烁，每个LED灯的闪烁频率还不一样。现假设LED1闪烁频率为1s，LED2为0.1s，LED3为0.01秒。那么这三个LED驱动模块中，”25d24_999_999”这个常量就需要分别修改为LED1：”25d24_999_999”LED2：”25d24_999_99”LED3：”25d24_999_9”因此，必须独立的设计三个这样的模块，然后在上层模块中分别例化这三个模块，以实现需求的功能。独立设计这样三个模块并分别例化，确实能够完全实现上述假设系统需求的功能，但是通过这种方式设计出来的模块，不具备通用性，如果要求发生变化，则还需要回到底层模块中去修改对应的常量，而底层模块中可能不止一个地方使用到了这个常量，例如上述代码中，第14行和第23行就分别用到了这个常量。如果模块中对此常量的使用次数较多，在修改的过程即增加了工作量，又极容易发生遗漏，从而导致错误。而参数化设计的使用，则可以非常完美的解决这一问题。这里首先放上该设计使用参数化设计之后的该模块代码：01module counter(Clk,Rst_n,led);0203inputClk;//系统时钟04inputRst_n;//全局复位，低电平复位0506outputreg led;//led输出0708reg[24:0]cnt;//定义计数器寄存器0910parameter CNT_MAX =25d24_999_999;1112//计数器计数进程13always@(posedgeClkornegedgeRst_n)14if(Rst_n==1b0)15cnt=25d0;16elseif(cnt== CNT_MAX)17cnt=25d0;18else19cnt=cnt+1b1;2021//led输出控制进程22always@(posedgeClkornegedgeRst_n)23if(Rst_n==1b0)24led =1b1;25elseif(cnt== CNT_MAX)26led =~led;27else28led = led;2930endmodule这里，我们使用parameter在第16行声明了一个参数化常量”CNT_MAX”，在第16行和第25行进行条件判断时，直接判断cnt的值是否与该参数值相等，而不再是直接写具体数字的方式。到这里大家就可以看到，通过这样一种方式，首先就能避免一个模块中多次使用该常量而对修改设计带来的隐患。因为当我们需要修改该常量的值以适应不同的应用要求时，直接修改这个parameter的值即可，从而可以避免因