第6节 组合逻辑电路.ppt

第六章 组合逻辑电路基础 第6章 组合逻辑电路基础 本章要求: 掌握基本逻辑关系的真值表、逻辑表达式及逻辑符号的表示形式。理解正、负逻辑的规定。掌握复合逻辑门符号及其逻辑式、真值表。 掌握逻辑代数的基本公式及法则，掌握函数的公式化简法。了解卡诺图化简法。能够将以真值表、逻辑式、逻辑电路图中任一种形式表示的逻辑关系转换为另外两种形式表示并能化简。能完成波形图。 能够使用逻辑式、真值表对组合逻辑电路进行分析，掌握加法器、比较器、编码器、译码器、数据选择与分配器等典型组合逻辑电路的功能、作用及逻辑特征，对其典型电路会分析。 了解集成逻辑门的内部结构及工作原理。了解TTL门与CMOS门的差别及使用方法。掌握门电路输入输出高低电平的典型值。 6.1 基本逻辑门电路 6.1.1 与逻辑关系和与门 6.1.1 与逻辑关系和与门 6.1.2 或逻辑关系和或门 6.1.2 或逻辑关系和或门 6.1.2 或逻辑关系和或门 6.1.3 非逻辑关系和非门 6.1.3 非逻辑关系和非门 6.1.4 复合逻辑门 6.1.4 复合逻辑门 6.1.4 复合逻辑门 例题 6.2 逻辑代数基本知识 注意：这种“合并”必须是2n个彼此相邻的最小项之间才可进行。在合并时可以将相邻的最小项用“包围圈”圈起来。 A BC 00 1 0 01 11 10 3 2 6 4 化简原则： (1)圈的个数应最少； (2)每个圈要最大； (3)每个圈至少要包含一 个未被圈过的最小项。 返回 6.3 组合逻辑电路的分析 组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。 6.3.1 异或门电路的分析 分析过程： 逻辑图 逻辑表达式 最简逻辑表达式 逻辑真值表 逻辑功能 由逻辑图得到逻辑表达式 对逻辑表达式进行化简 异或门也称为半加器 返回 6.3.2 加法器的分析 由逻辑图写出H和J的逻辑表达式并化成最小项表达式： 由最小项表达式 直接列出真值表 1 1 1 1 0 0 0 0 0 0 1 0 1 0 1 1 1 1 0 1 1 0 0 0 0 1 1 1 0 1 0 0 A B J C 加法器真值表 H 0 0 0 0 1 1 1 1 返回 6.3.2 加法器电路的分析 四位二进制数加法器 返回 6.3.3 比较器的分析 由逻辑图得到输出的逻辑表达式 一位比较器真值表 AB A=B AB A B 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 返回 6.3.3 比较器的分析 两位数比较器 逻辑表达式： 其中 返回 6.3.4 编码器的分析 在数字系统中，把若干个0、1数码按照一定规则，编排成不同的二进制代码，用来表示不同信息（数字、字母、符号等）的过程称为编码。 具有编码功能的逻辑电路成为编码器 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n? N 返回 6.3.4 编码器的分析 下图是一个键控式BCD8421编码器原理图 逻辑表达式： 返回 6.3.4 编码器的分析 逻辑表达式： 0 0 0 输 出 输 入 B1 B2 B0 0 1 2 3 4 5 6 7 8 9 B3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 8421BCD码编码表 返回 6.3.4 编码器的分析 优先编码器 8-3线优先权编码器 当有两个或两个以上的信号 同时输入编码电路，电路只 能对其中一个优先级别高的 信号进行编码。即允许几个 信号同时有效，但电路只对 其中优先级别高的信号进行 编码，而对其它优先级别低 的信号不予理睬。 返回 6.3.5 译码器的分析 译码是编码的逆过程，即把原来赋予二进制代码的不同信息“翻译”出来的过程。 具有译码功能的逻辑电路成为译码器。 返回 3-8线译码器逻辑图及符号 返回 1. 二进制译码器 * 6.1 基本逻辑门电路 6.2 逻辑代数的基本知识 6.3 组合逻辑电路分析 6.4 集成逻辑门电路 6.1.1 与逻辑关系和与门 与逻辑关系:仅当决定一个事件的全部条件都具备时,这个事件才会发生的因果关系. L ～220V S2 S1 1. 与逻辑关系 返回 二极管与门电路 +UCC R D1 A B L D2 12V A、B为输入端，L为输出端。 从A、B端输入的是低电平为0 高电平为5V的标准数字信号。 2. 与门 A B L D1 D2 0 0 0 导通 导通 0 1 导通 截止 0 1 1 导通 导通 1 1 0 截止 导通 0 0v