4. 切动VGA 模组的DIP SW, 即可由LED 得验证 - 可程式信号处理实验室.DOC

實驗四:FPGA簡介 一、簡介： 現場可程式化的閘陣列 (Field Programmable Gate Array 簡稱FPGA) 是一種在研發現場可立即規劃的多功能元件；(Flip Flop)所組成，，，IC，: ASIC(Application Specific IC)原型製作。 少量生產時。 驗證系統的功能是否正確。 　　目前的可程式化邏輯陣列大致上可分成兩種硬體結構，(Anti-Fuse 反熔絲型)的FPGA，；，FPGA一般多為SRAM(Static RAM 靜態可讀寫記憶體) Base，，；，，SRAM-BaseFPGA仍然十分受到歡迎，Xilinx公司的SRAM-Base FPGA為例，FPGA的結構與使用方法。 二、FPGA結構介紹： FPGA的內部結構主要可分為三個部分(如圖7.1所示) 可組織的邏輯區塊(Configurable Logic Blocks 簡稱 CLB) 輸入/輸出區塊(I/O Blocks 簡稱 IOB) 可程式化交連(Programmable Interconnects) 以下就以此三個部分做細部介紹： ( FPGA內部結構圖) 可組織的邏輯區塊(CLB)： 此處為構成邏輯功能的主要區域，(Function Generation Section)與正反器所組成(如圖7.2所示)。 在函式產生區中是利用F,G,H 3個查表邏輯(Look-Up Table)來組成；F與G為4對1的Look-Up Table，種不同的和之積(Sum of Product)邏輯函數，H為3對1的Look-Up Table，F,G的輸出與外部輸入當作輸入信號，H的輸出可得到F,G與外部輸入信號的和之積形式；，；SRAM中每一個Bit所對映(Mapping)控制的。 ( CLB內部結構圖) 輸入/輸出區塊(IOB)： IOB是做為CLB對外界的介面(如圖7.3所示)，IOB可規劃成輸入、IOB可設定成的形式： ( IOB內部結構圖) (1) 當成輸入時： 直接輸入(Direct Input) 正反器及鎖定輸入(Flip-Flop Contain Latch) 提升電阻輸入(Pull-Up Resistor) 當成輸出時： 直接或暫存器輸出(Direct/Registered Output) 反向輸出(Invertered/Not) 三態或開關輸出(Tri-State/On/Off) 3. 可程式化交連 (Programmable Interconnects)： 可程式化交連是使IOB與CLB或CLB與CLB之間能互相連接在一起的媒介，，，(Switch Matrix)，(Interconnect Buffer)及金屬接線(Metal Resource)，，7.4所示) ( Switch Matrix的連接方式圖) 交連緩衝器：是為了增加Connect Line的推動能力而設計的， 金屬接線: 包含以下三種型式的接線： 一般交連(General Purpose Interconnect)： 約有4~8條連接線(如圖7.5所示)，Switch Matrix， ( General Purpose Interconnect結構圖) 直接相連(Direct Connection)： (如圖7.6所示)主要用於相鄰或相隔不遠的IOB或CLB的連接。 (圖7.6 Direct Connection連接方式圖) (I)長接線(Long Line)： 長度較General Purpose Interconnect長，IOB或CLB。 配合三態緩衝器的開關組成匯流排。 每條Long Line的末端都有Pull Up電阻，Wire AND功能(如圖7.7所示) 。 (圖7.7a 用Long Line當作多工匯流排) (圖7.7b 用Long Line當作Wire AND的方式) 三、 FPGA 主板規格 Altera EP1K100FC484-3 ( 10 萬 gates ) FPGA, 具無限次燒錄週期 透過RS232 快速電路下載及ISP ( In System Programming )燒錄, 並具資料壓 縮, 可同時燒錄多組電路, 並可做動態電路切換 2048K bits 電路架構EEPROM, 可重覆燒寫10 萬次 PLL 頻率合成器提供3 組獨立的高頻clocks ( 800KHz~ 90MHz ), 及1 組低相差1/M 頻率clocks 2 組可程式低頻clocks ( 0.5Hz~100 K