调试嵌入式系统设计中的串行总线(48C-19040-6).pdfVIP

应用指南 调试嵌入式系统设计中的 串行总线 引言 今天，嵌入式系统几乎遍布在人类社会的每个角落。嵌入式系统可以简单定义为属于大型系统或机 器一部分的一种专用计算机系统，其目的是为该系统或机器提供监测和控制服务。典型的嵌入式系 统在开机时会开始运行某些专用应用，直到关闭时才会停止。当前设计和生产的几乎每个电子设备 都是嵌入式系统。嵌入式系统实例包括： /oscilloscopes 1 调试嵌入式系统设计中的串行总线 应用指南 ■ 电子闹表 ■ 自动柜员机 ■ 移动电话 ■ 计算机打印机 ■ 防抱死刹车控制器 ■ 微波炉 ■ DVD 播放机 ■ 个人数字助理(PDA) ■ 工业自动化和监测使用的 可编程逻辑控制器(PLC) ■ 便携式音乐播放机 ■ 可能还包括烤面包机⋯ 嵌入式系统可能包含许多不 同类型的设备，包括微处理 器、微控制器、DSP、RAM、 图 1. 逻辑分析仪采集的微控制器的时钟、地址总线、数据总线和控制线。 EPROM、FPGA、模数转换 器、数模转换器和 I/O。这些设备在传统上一直使用宽 DPO系列－ MSO/DPO4000、MSO/DPO3000和MSO/ 并行总线相互通信及与外部世界通信。然而今天，嵌入 DPO2000 系列示波器中提供的功能迎接这些挑战。 式系统设计中使用的越来越多的构件将用串行总线代替 并行与串行比较 宽并行总线，原因如下： 在并行结构中，总线的每个组件都有自己的信号路径。 ■ 减少了要布线的信号数量，降低了要求的电路板空间 可能有 16 条地址线、16 条数据线、一条时钟线和各种 ■ 降低了成本 其它控制信号。通过总线发送的地址或数据值会通过所 ■ 降低了功率要求 有并行线路同时传送。因此，使用大多数示波器和逻辑 ■ 减少了封装上的针脚数量 分析仪中的状态触发或码型触发功能触发感兴趣的事件 相对简便。同时，可以简便地一目了然地了解在示波器 ■ 嵌入式时钟 或逻辑分析仪显示屏上捕获的数据。例如，在图 1 中， ■ 差分信令，改善抗噪声能力 我们使用逻辑分析仪从微控制器中采集时钟线、地址 ■ 采用标准串行接口的器件大量供应 线、数据线和控制线。通过使用状态触发，我们隔离了 我们查找的总线。为“解码”总线上发生的情况，我们 尽管串行总线提供了大量的优势，但它们也给嵌入式系 需要查看每条地址线、数据线和控制线的逻辑状态。 统设计人员带来了某些重大挑战，因为它以串行方式传 送信息，而不是以并行方式传送信息。本应用指南讨论 在串行总线中，所有这些信息都必须以串行方式在相同 了嵌入式系统设计人员的常用挑战，及怎样使用MSO/ 的少数导线(有时是一条)上发送。这意味着一个信号可 2 /oscilloscopes 调试嵌入式系统设计中的串行总线 应用指南 能包括地址信息、控制信息、 数据信息和时钟信息。例如， 看一下图2中所示的控制器区 域网(CAN)串行信号。 这条消息包含帧头、标识符 (地址)、数据长度代码、数据、 CRC 和帧尾及少量其它控制 位。时钟嵌入在数据中，使