3.3高速存储器-吴学涯教程.pptx

3.3 高速存储器;3.3.1 双端口存储器;双端口存储器 具有两个彼此独立的读写口 每个读写口都有一套地址寄存器和 译码电路，可并行独立工作 两个读写口可按各自接收的地址同 时读出或写入，或一个写一个读 与两个独立的存储器不同 两个读写口的访存空间相同，可访问同一个存储单元 通常使双端口存储器的一个读写口面向CPU，另一个读写口面向外设或输入输出处理机;双端口存储器是一种高速工作的存储器 由于具有两组相互独立的读写控制线路，可以对存储器中任何位置上的数据进行并行、独立的存取操作 读写冲突处理 如两个端口同时访问同一个存储单元，便发生读写冲突 可设置一个“忙”标志 发生读写冲突时，片上判断逻辑决定哪个端口优先进行读写操作，对另一个端口置“忙”标志，暂时关闭 等到优先端口完成读写操作，才将被延迟端口的“忙”标志复位，重新开放，允许存取;3.3.2 多模块交叉存储器;1. 存储器的模块化组织;1）顺序方式;;;2）交叉方式;主存地址的低n位表示模块号，高m位表示块内地址 使连续地址分布在相邻的不同模块内，而同一模块内的地址不连续 容量相同的不同模块各自以等同的方式与CPU交换信息 模块M0,M1,M2,M3采用地址交叉编址方法，即将单元地址依次排在各个模块中，称为模4交叉编址 若有m个模块，则称模m交叉编址;由于采用交叉存储编址， 对于任何CPU读写访问或与外设DMA传送，只要是对主存连续字的成块传送，就可以实现多模块流水式并行存取，亦即使多个模块在任一时刻同时并行工作，大大提高存储器的带宽 由于CPU的速度比主存快，同 时从主存取出多条指令，必 然会提高机器的运行速度;CPU访问4个存储体，分时启动、分时控制，即每经过 个存储周期T就访问一个模块 在0时刻启动模块M0，在 时刻分别启动模块M1,M2,M3 经T周期后，四个模块就都进入了并行工作状态，各模块在存储周期内互相重叠访问 对每个存储体来说，存储周期是T 而对CPU来说，存储周期为 在理想情况下，主存的周期缩短为 ，n为模块数，T为每个存储体的存储周期;;2. 多模块交叉存储器的基本结构;借由交叉存储方式，可实现对连续字??块传送的多模块流水式并行存取 CPU同时访问4个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递 对每一个存储器模块而言，从CPU给出访存命令直到读出信息仍然使用一个存取周期时间 但对CPU而言，它可以在一个存取周期内连续访问4个模块，各模块的读写过程重叠进行 多模块交叉存储器是并行存储器结构，大大提高存储器带宽;3.3.3 相联存储器;1. 相联存储器的基本原理 ;;2. 相联存储器的组成;存储体：由高速半导体存储器构成，以求快速存取 检索寄存器：存放检索字，位数与存储单元的位数相等 每次检索时，取其中若干位作为检索项（即关键字项） 屏蔽寄存器：存放屏蔽码，位数与检索寄存器位数相同 检索项对应的位值为“1”，其他位值均为“0” 用来将检索寄存器中除检索项以外的位置“0” 符合寄存器：存放按检索项内容进行检索的存储体中与之符合的单元地址 位数等于存储单元数，每一位对应一个存储单元，位的序数即为相联存储器的单元地址;比较线路：把检索项和从存储体中读出的所有单元内容的相应位进行比较 如果有某个存储单元与检索项符合，就把符合寄存器的相应位置“1”，表示该字已被检索 代码寄存器：存放存储体中读出或写入的数据 相联存储器主要用于 虚拟存储器中存放段表、页表和快表 高速缓冲存储器Cache中存放块地址 这两种应用都需要快速查找