第13讲指令寻址方式.ppt

第2章 微处理器 2·1 微处理器 2·2 8086/8088微处理器 2·3 8086指令系统和汇编语言 2·4 飞速发展CPU 2.1 微处理器概述 2.1.1 CPU的基本概念和组成 2.1.2 CPU主要技术参数 2.1.3 CPU主流技术术语浅析 2.1.1 CPU的基本概念和组成 微处理器（Micro Processing Unit），即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器以MPU表示，以区别于大型主机的多芯片CPU。但现在已经不加区分，都用CPU表示。 2.1.2 CPU主要技术参数 1．位、字节和字长 2．CPU外频 3．前端总线（FSB）频率 4．CPU主频 4．CPU主频 5．L1和L2 Cache的容量和速率 2.1.3 CPU主流技术术语浅析 1．流水线技术 2．超流水线和超标量技术 3．乱序执行技术 4．分支预测和推测执行技术 5．指令特殊扩展技术 2.2 8086/8088微处理器 2.2.1 8086的编程结构 2.2.2 8086的工作模式和引脚功能 2.2.3 8086的系统组成 2.2.4 8086的总线时序 2.2.1 8086的编程结构 1．总线接口部件 (BIU) 2．执行部件EU 3．“流水线”结构 4．通用寄存器的用法 5．标志寄存器 1．总线接口部件 (BIU) 总线接口部件由下列各部分组成： （1）4个段地址寄存器； CS——16位的代码段寄存器； DS——16位的数据段寄存器； ES——16位的扩展段寄存器； SS——16位的堆栈段寄存器； （2）16位的指令指针寄存器IP； （3）20位的地址加法器； （4）6字节的指令队列缓冲器。 2．执行部件EU 执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成： （1）4个通用寄存器，即AX、BX、CX、DX； （2）4个专用寄存器： （3）标志寄存器FR； （4）算术逻辑单元ALU。 3．“流水线”结构 总线接口部件BIU和执行部件EU并不是同步工作的，两者的动作管理遵循如下原则： 每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。 4．通用寄存器的用法 表2-1 寄存器的隐含用法 5．标志寄存器 2.2.2 8086的工作模式和引脚功能 1．最小工作模式 2．最大工作模式 3．8086CPU的引脚信号 1．最小工作模式 由图2-3可知，在8086的最小模式中，硬件连接上有如下几个特点： （1）MN/ 引脚接+5V，决定了8086工作在最小模式。 （2）有一片8284A，作为时钟发生器。 （3）有三片8282或74LS373，用来作为地址锁存器。 （4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。 图2-3 8086CPU最小模式下的典型配置 2．最大工作模式 2.2.3 8086的系统组成 1．8086的存储体结构 2．8086存储器的分段结构 3．8086存储器的逻辑地址与物理 4．8086存储器20位物理地址的形成 1．8086的存储体结构 表2-3 BHE和A0的意义 2．8086存储器的分段结构 8086 CPU中有四个段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如图所示。 3．8086存储器的逻辑地址与物理 8086 CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示。 CPU访问存储器时，要形成20位的物理地址CPU是以物理地址访问存储器的， 4．8086存储器20位物理地址的形成 在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址，即20位的段基址的低四位应当是0000。由于段起始地址的低四位为0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：CS、DS、ES、SS。 2.2.4 8086的总线时序 1．读周期的时序 2．写周期的