第三章 中央处理器CPU.ppt

* Cache映像：主存储器块和Cache的块的对应关系。3种映像结构： 直接映像Cache：主存储器的每个组中的第n块对应Cache的第n%N个块(%:除取余数)。特点：简单，效率低。 全相联映像Cache：没有直接映像的对应关系，主存储器的块可以任意分配到Cache的任何一个块。特点：复杂，效率高。 组相联映像Cache：直接映像和全相联的组和，折衷方案。 Cache 主存储器 直接映像：N=4 M=8 设Cache有N个块，主存储器有M个组，每个组中包含N个块。 §3.3微处理器中所采用的新技术 * §3.3微处理器中所采用的新技术 保持Cache和主存储器内容的一致性 在CPU与主存之间增加了Cache之后，必须保证Cache与主存的数据是一样的 CPU读 贯穿读出式：CPU对主存的所有数据请求都首先送到Cache，如果命中，则切断CPU对主存的请求，并将数据送出；不命中，则将数据请求传给主存。 旁路读出式：CPU发出的数据请求向Cache和主存同时发出，由于Cache速度更快，如果命中，则Cache在将数据回送给CPU的同时，切断对主存的请求；不命中，则Cache不做任何动作，由CPU直接访问主存。 CPU Cache 主 存 * CPU Cache 主 存 CPU Cache 主 存 贯穿读出式 旁路读出式 * §3.3微处理器中所采用的新技术 CPU写 写穿式：任一从CPU发出的写信号送到Cache的同时，也写入主存，以保证主存的数据能同步地更新。它的优点是操作简单，但由于主存的慢速，降低了系统的写速度并占用了总线的时间。 回写式：数据一般只写到Cache，这样有可能出现Cache中的数据得到更新而主存中的数据不变(数据陈旧)的情况。但此时可在Cache 中设一标志地址及数据陈旧的信息，只有当Cache中的数据被再次更改时，才将原更新的数据写入主存相应的单元中，然后再接受再次更新的数据。这样保证了Cache和主存中的数据不致产生冲突。 * CPU Cache 主 存 CPU Cache 主 存 更新 写入 写穿式 回写式 * 影响Cache命中率的因素： Cache容量/主存储器容量 一般考虑性能价格比的折中。采用2级或3级Cache，可以以较低的成本获得较高的命中率。 Cache块和主存储器块的相联关系 按效率由低到高(同时实现由简单到复杂)排列： 直接——组相联——全相联 替换策略：确定替换出的Cache块的方法 先进先出策略(FIFO: First In First Out)：是把最先调入的Cache字块替换出去。 最近最少使用策略(LRU: Least Recently Used)：把当前近期Cache中使用次数最少的那块信息块替换出去。 LRU策略优于FIFO策略，但LRU实现复杂。 §3.3微处理器中所采用的新技术 * §3.3微处理器中所采用的新技术 Cache技术： 多级Cache：目前大多数CPU为两级Cache，高端CPU可能为3级Cache。分级Cache可以以较小的成本获得较高的命中率。如： Pentium III采用32KB L1Cache+256KB全速L2 Cache； Itanium采用32KB L1 + 256KB全速L2 + 2MB L3 Cache 数据与指令Cache：由于数据访问和指令访问之间不存在局部性规律，所以L1 Cache 将数据和指令Cache分开，有利于提高效率。 Cache速度：L1 Cache一般和CPU内核同步，L2 Cache运行速度有半速和全速两种。 * §3.4 CPU的封装与接口类型 * Socket系列：目前Intel CPU常见的有Socket 370(P III 二代)、Socket 423(P 4)、Socket 478(P 4)。 Socket 423插座 Slot 系列：有Slot 1(P II / P III 一代)、Slot 2 (P4 Xeon)。 又称SEC(Single-edgecontactCartridge)卡盒 Slot 1 插座 §3.4 CPU的封装与接口类型 * LGA775：LGA(Land Grid Array)封装下的CPU，其特征是没有了以往的针脚，取而代之的是整齐排列的金属圆点，CPU不再靠针脚接触来固定，而是使用一个金属扣架将CPU压在露出来的具弹性的触须上 ??????????????????????????? ??????????????????????????? Pentium 4的最新型号采用LGA775封装。 §3.5 CPU的封装与接口类型 * §3.4 典型CPU介绍Intel系列——Pentium 1. Pentiu