4.《用于点电极HPGe探测器的低温低噪声CMOS前放芯片研制》.PDF

第十六届核电子学与核探测技术年会 用于点电极HPGe探测器的低温低噪声 CMOS前放芯片研制 清华大学工程物理系 核电子学实验室 指导老师：刘以农、邓智 报告人：朱雪洲 2012年8月16日 内容 研究背景 电路设计  噪声优化  放电电路  输出级 测试结果  零电容噪声  板材影响  低温测试结果 研究背景 传统HPGe探测器 点电极HPGe探测器 Cd ~ 10 pF Cd ~ 1 pF 研究背景 77K CMOS vs JFET CMOS CMOS JFET 1/f噪声大 1/f噪声小 工作温度越低越好 最佳工作温度120K 可紧靠探测器安装 需要离探测器一段距离 Fully integrated CMOS preamplifier 120K 单通道芯片版图 噪声优化 输入MOS管的匹配 τ ：成型时间 s Fs：串联白噪声指数 Ff：串联1/f噪声指数 Kf：工艺参数 q ：电子电量 e 沟道热噪声 沟道1/f噪声 漏电流噪声 放电电路 开关放电 开关电容放电 输出级 指标：  200pF容性负载的情况下，输出信号上升时间10ns  驱动1kΩ阻性负载，可直接驱动主放 测试条件说明 两版芯片 零电容噪声/正常应用 裸片banding  防止封装引入寄生电容 电池供电  防止电源芯片引入噪声