计算机成原理复习重点.docVIP

●总线控制逻辑基本集中在一起的称为：集中式总线控制 ●总线控制逻辑分布在总线各个部位上，称为：分布式总线控制 ●按总线上两种部件通讯时采用的同步方式不同，总线控制可分为：同步通信，异步通信 ●集中式总线控制可分为：链式查询 ，计数器定时查询，独立请求方式。其中，独立请求方式响应时间最快，链式查询方式对电路故障最敏感 ●高速cache一般采用：随机存取方式 ●静态SRAM的存储原理：信息不再变化 ●存储周期：存储器进行连续读或写操作所允许的最短时间间隔。 ●主存，缓存，辅存组成三级存储系统，分级目的是：解决存储器的容量，速度，价位三者之间的矛盾。 ●半导体静态RAM,靠触发器原理存储信息，半导体动态RAM靠电容充放电原理存储信息，信息动态半导体存储器的刷新分：集中刷新和分散刷新，之所以刷新是因为电容上的电荷一般只能维持一定时间。 ●主机与设备传送数据时采用：程序查询方式，主机与设备是串行工作的。 ●中断向量地址：中断服务程序入口地址的地址。 ●I/O与主机交换信息的方式中，中断方式的特点：CPU设备并行工作，传送与主程序并行工作 ●I/O的编址方式分不统一编址和统一编址，前者需要专用的I/O指令，后者可通过访存指令和设备交换信息。 ●I/O和CPU的联络方式可分为立即响应方式，异步应答信号联络，同步时标联络。 ●主机与设备交换信息中，程序查询方式中主机与设备是串行的，程序中断方式和DMA方式主机与设备是并行的。且DMA方式主程序与信息传送是并行的。 ●CPU管理主机与外围设备之间信息交换方式有：I/O编址方式，设备寻址传送方式，联络方式。 ●DMA方式中，CPU与DMA控制器通常采用三种方法来分时使用内存，它们是：停止CPU访问，周期挪用，DMA与CPU交替访问。 ●.通常控制器的设计可分为：组合逻辑设计和微程序设计两大类，相对应的控制器结构：组合逻辑式和微程序式，前者采用的拉压器件是CU,后者为控存。 指令周期是CPU完成一条指令的时间，它包括若干个机器周期。 ●向量中断：由硬件形成向量地址，在由向量地址找到中断服务器程序的入口地址。 ●指令中期：是CPU从主存取出一条指令加上执行这条指令的时间。 ●同步控制：由统一的时序信号控制的方式。 ●异步控制：常用于CPU控制中。 ●指令周期大于机器周期。 ●中断标志触发器：用于向CPU发出中断请求。 ●隐指令：指系统中没有的指令。 ●允许中断触发器：用于开放或关闭中断系统。 ●响应中断的条件是ENIT=1, ●响应终端的时间是指令执行后周期结束的时间。 ●指令系统：某计算机所执行的所有指令。 ●微地址是指微指令在控制储存器中的储存位置。 ●程序计数器的位数取决于指令字长。 ●存储器的层次结构主要体现在：缓存---主存，主存—辅存 ●解决CPU速度不匹配的途径？ ●采用高速的主存或加长存储的字长 ●采用并向操作的双端存储器 ●在CPU和主存储器之间插入高速cache ●采用多体交叉存储器 ●比较基址寻址和变址寻址？1都可有效的扩大指令寻址范围2.基址寻址时，基准地址与基址寄存器溢出 地址的改变反应在位移量A的取值上，变地址寻址由A给出，地址的改变反应在变址值的自动修改上，变址值由寄存器给出。3.基址寄存器内容通常由系统程序设立，变址寄存器内容通常由用户设定。4.基址寻址适用于程序的动态重设定上，变址寻址适用于数组或字符串处理，适用场合不限。 试比较间接寻址和寄存器寻址？1.间接寻址指令中的地址码字段是指出操作数，有效地址所用的存储单元地址，而寄存器寻址的地址码直接指出寄存器编号，寄存器中存储的是主存单元地址号2.间接寻址仍需访问贮存，而寄存器寻址少访问一次减少了执行时间。3.间接寻址寻址范围较大，便于编制程序；寄存器寻址指令字较短，节省了储存时间。 ●总线控制逻辑基本集中在一起的称为：集中式总线控制 ●总线控制逻辑分布在总线各个部位上，称为：分布式总线控制 ●按总线上两种部件通讯时采用的同步方式不同，总线控制可分为：同步通信，异步通信 ●集中式总线控制可分为：链式查询 ，计数器定时查询，独立请求方式。其中，独立请求方式响应时间最快，链式查询方式对电路故障最敏感 ●高速cache一般采用：随机存取方式 ●静态SRAM的存储原理：信息不再变化 ●存储周期：存储器进行连续读或写操作所允许的最短时间间隔。 ●主存，缓存，辅存组成三级存储系统，分级目的是：解决存储器的容量，速度，价位三者之间的矛盾。 ●半导体静态RAM,靠触发器原理存储信息，半导体动态RAM靠电容充放电原理存储信息，信息动态半导体存储器的刷新分：集中刷新和分散刷新，之所以刷新是因为电容上的电荷一般只能维持一定时间。 ●主机与设备传送数据时采用：程序查询方式，主机与设备是串行工作的。 ●中断向量地址：中断服务程序入口地址的地址。