基于Verilog-A 的深亚微米GGNMOS ESD 保护器件可调 ... - 兰州大学.PDF

第49 卷 第2 期 兰 州 大学学报 （自然科学版） Vol. 49 No. 2 2013 年4 月 Journal of Lanzhou University (Natural Sciences) Apr. 2013 文章编号: 0455-2059(2013)02-0270-06 基于 Verilog-A 的深亚微米GGNMOS ESD 保护器件 可调模型研究 吴晓鹏, 杨 银堂, 董 刚 西安电子科技 大 学微 电子学院, 宽禁带 半 导体 材 料与器件 教育部 重点实验室, 西安 710071 摘 要: 针对深亚 微 米工艺实现的GGNMOS 器件 推 导分 析 了其相关寄生 元件 的工作 机 理和 物理模型, 并 基 于 Verilog-A 语言建 立 了保 护 器件 的电路仿 真模型. 详细讨论了保 护 器件 寄生 衬底 电阻对保 护器件 触发 电压 的影 响, 进一 步给出了衬底 电阻值 可 随源极扩 散到 衬底 接触扩 散间距调 节的解析表达式并 用 于 特性模拟, 仿 真 结果 与流片器件 的 输线脉冲测试结果 吻合. 关键词: 栅 接地NMOS; 静 电放电; 衬底 电阻; 输线脉 冲 中图分类号: TN402; TN406 文献标识码: A A scalable model of deep submicron GGNMOS ESD protection device based on Verilog-A WU Xiao-peng, YANG Yin-tang, DONG Gang School of Microelectronics, Key Laboratory for Wide Band-Gap Semiconductor Materials and Devices with the Ministry of Education, Xidian University, Xi’an 710071, China Abstract: The characteristics and physical models of the parasitic elements of deep submicron GGNMOS were first derived and a model of the protection device for circuit simulation was built using Verilog-A language. The impact of the parasitic substrate resistance on the trigger voltage of the protection device was discussed in detail. Then, a model of substrate resistance scalable with the source contact to bulk contact distance was derived and used for the simulation, whose results coincide with the transmission line pulsing measurement results of the GGNMOS tape-out. Key words: GGNMOS; ESD; substrate resistance; TLP 随着 工艺尺 寸的不 断缩小 以及 新结构 新工艺 的设计过程 通 常 是 基于 经验和 实验研 究 的, 而 不 的发 展, 集成 电路内部 运算速 度、电路集成 度都 得 像 模拟和数字电路设计具有成 熟的建模和仿 真方 到 了大 幅度提 高, 但 深亚 微 米器件也 更 容易 受 到 法, 因此基于 深亚 微 米工艺建 立 ESD 保 护 器件 的 静 电放电 (Electrostatic discharge, ESD) 冲击而 失 具有可 移植性和 版图尺 寸可调 的器件 模型已成 为