注以下是我自己做的习题的部分答案并且把助教的作业答案结合在一起.docVIP

注：以下是我自己做的习题的部分答案并且把助教的作业答案结合在一起了，可能有不对的地方，大家自己改改吧！祝大家好运！ 1．第一个MOS晶体管是哪一年出现的，是谁做出的。为什么MOS晶体管比双极晶体管出现晚了十几年但是MOS集成电路的发展很快超过双极集成电路。 1960年Kahng和Atalla制作的。MOS晶体管比起双极型晶体管结构简单、占用面积小，特别是MOS晶体管工作电流小，功耗低，且便于隔离，这些优点有利于集成化，因此发展的很快。 2．什么是摩尔定律。 摩尔定律是Intel公司创始人之一摩尔提出的集成电路发展趋势。 他指出：一、特征尺寸不断缩小，每三年缩小倍；二、芯片面积不断增大，每三年增大1.5倍；三、器件和电路结构不断改进。 3．什么是Scaling-down，它对集成电路的发展有什么重要作用。 如果在缩小尺寸的过程中能够保证器件内部的电场强度不变，则器件性能就不会退化。由此CE等比例缩小定律提出：所有几何尺寸，包括横向和纵向尺寸，都缩小k倍；衬底掺杂浓度增大k倍；电源电压下降k倍。 影响： –集成度倍增长 –电路的速度增大k倍 –功耗降低了倍 对比：CV等比例缩小定律 要求：所有几何尺寸都缩小k倍；电源电压保持不变；衬底掺杂浓度增大k2倍 影响： –集成度增大倍 –电路的速度提高倍 –功耗k倍增大，功耗密度倍增加 4．什么是LOCOS工艺，它有什么优缺点。 硅的局部热氧化工艺，用来形成厚的场氧化层。 优点：很好的隔离效果，减少氧化层台阶问题 缺点：鸟嘴问题 5．深亚微米CMOS工艺的主要改进是什么。 ⑴浅沟槽隔离代替隔离 ⑵外延双阱工艺代替单阱工艺 ⑶逆向掺杂和环绕掺杂代替均匀的沟道掺杂 ⑷对NMOS和PMOS分别采用n＋硅栅和p＋硅栅 ⑸在沟道两端形成很浅的源、漏延伸区 ⑹硅化物自对准结构 ⑺铜互连代替铝互连 6．根据阈值电压公式定性分析NMOS和PMOS分别采用n+和p+硅栅的CMOS比共同采用n+硅栅的CMOS性能优越。为什么不统一采用p+硅栅，或者NMOS采用p+硅栅、PMOS采用n+硅栅。 忽略缺陷电荷作用，由于 (负) （正）（正） （正）（负）（负） 如果采用N+，则Vtn《Vtp，反之，Vtn》Vtp 7．小尺寸MOS器件为什么采用SDE结构，随着尺寸缩小形成SDE结构遇到的挑战是什么。 由于MOS晶体管沟道长度减小，短沟效应严重影响性能。因此应使栅氧化层厚度和源漏结深与沟道长度一起等比例减小，但是简单的减小将使计生电阻增大，因此采用SED。 浅结有利于抑制短沟效应，主要的源漏区结深不必减小的太多，有利于减小源漏串联电阻。 8．双极工艺中n+埋层的作用是什么，磷穿透的作用是什么。 减小晶体管收集区的串联电阻 减弱寄生PNP管效应 磷穿透：形成集电区深接触，由于磷的扩散系数大 9．现代先进双极晶体管结构的三个基本特征是什么，画出一个先进双极晶体管结构的剖面示意图。 先进的双极工艺都具有自对准工艺、多晶硅发射极技术和深槽隔离技术这三个关键特征 10．画出一个PMOS晶体管的平面图和剖面图, 标出L、W、tox、xj，版图设计的沟道长度是0.8μm，沟道宽度是4μm。如果工艺加工中形成的鸟嘴长度是0.15μm ，结深是0.1μm ，制作好的MOS晶体管的实际沟道长度和沟道宽度是多少。 实际沟道长度和宽度为： 11．对pn结隔离的双极工艺，如果外延层杂质浓度为Nepi = 2×1016cm-3，外延时埋层表面浓度Ns-BL= 4×1019cm-3，电源电压5V，集电结结深xjc=1.6μm，自建势Vbi=0.7V，隔离扩散需要3小时，隔离扩散前生长750nm厚的氧化层，根据上述工艺分析对外延层厚度的要求。埋层向上扩散的距离用下式计算： 扩散系数D=1.5×10-13。 解： 外延层厚度。 考虑最坏情况，BC结加最大反相偏压，有BC结耗尽层厚度 埋层反扩 则外延层厚度 12．根据典型的SBC晶体管平面结构图（书中图2.4-8），如果DBL-I、DC-I、DB-I、DC-B和D’E-B最小尺寸都是5μm，DE-B、DE-E和DB-B最小尺寸都是2μm，最小发射区面积6μm×18μm，估算一个单基极、单发射极、单集电极的晶体管的最小隔离岛面积。 解： 设接触孔最小尺寸为2μm，则有 横向尺寸 纵向尺寸 故最小面积 13．下图的MOS晶体管各是什么类型，标明每个MOS晶体管的栅、源、漏极，分析它们的工作状态，设所有晶体管的阈值电压的绝对值都是1V。 问题： 1．耗尽型管子，阈值电压是负值，其余一致。 2．管子饱和与否需要比较Vgs－Vth与Vds的相对大小。 3．(b)形式的栅－漏短接管是典型的饱和型nmos负载的接法。 解：