数字电路系统课程设计指导书.docVIP

电子技术综合课程设计指导书 （数字钟电路） 浙江传媒学院电子信息学院 2013年3月 目 录 第一章 设计任务和要求 1、设计指标 2、验收标准 3、作品书面报告 第二章 总体设计方案 第三章 电路设计 1、振荡器的设计 2、分频器的设计 3、时分秒计数器的设计 4、校时电路的设计 5．功能扩展电路 5.1定时控制电路 5.2仿广播电台整点报时电路 第四章 电路的制作与调试 参考文献 附1：课程设计报告要求 附2：部分TTL及CMOS集成电路引出端功能图 第一章 设计任务和要求 1、技术指标： 1.1基本功能： 1）、准确计时，以数字形式显示时、分、秒的时间。 2）、小时的计时要求为“12翻1”,分和秒的技术要求为60进位。 3）、校正时间。 1.2扩展功能： 1）、定时控制。 2）、仿广播电台整点报时。 3）、报整点时数。 4）、触摸报整点时数。 2、验收标准 根据课程设计任务及课程设计指导书，制作一个集成电路音响放大器和数字钟。利用自配的工具和实验室的仪器，在两周时间内完成模拟与电子电路的工作原理的分析，安装，调试及故障分析与排除。性能指标达到要求。 3、作品书面报告 调试结束上交产品进行指标评测；要求每人写一份课程设计报告，字数在4000字以上。以作为整个课程设计评分的书面依据和存档材料。 第二章 总体设计方案 如图1所示，数字钟电路系统由主题电路和扩展电路两大部分所组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。 图1 多功能数字钟系统组成框图 该系统的工作原理是，振荡器产生稳定的高频脉冲信号作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时，校分，校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 第三章 电路设计 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 1、振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时器精度越高。图2为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz。因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。 图2 晶体振荡器 如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡频率?o=103Hz,电路参数如图3所示。 图3 555振荡器 2、分频器的设计 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的Q0端输出频率为500Hz，第二片的Q3端输出为10Hz，第三片的Q3端输出为1Hz。 3时分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为00-01-…-58-59-00…,选74LS92作为十位计数器，74LS90作为个位计数器，再将它们级联组成模M=60的计数器。 图4 “12翻1”小时计数器的电路 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯的计时规律。选用74LS191和74LS74，如图4所示。 4、校时电路的设计 当数字钟接通电源或者计时出现误差是，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。 表1 校时开关的功能 S2 S1 功 能 1 1 计 数 1 0 校 分 0 1 校 时 对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图5为校“时”，校“分”电路。其中S1