七人表决器课程设计报告.docVIP

课 程 设 计 课程名称 硬件描述语言与EDA技术 题目名称 硬件描述语言与EDA技术实践 学生学院 材料与能源 专业班级 11微电子学(1)班 学 号 学生姓名 指导教师 2014年 6月 27日  广东工业大学课程设计任务书 题目名称 硬件描述语言与EDA技术实践 学生学院 材料与能源学院 专业班级 11微电子学(1)班 姓 名 学 号 一、课程设计的内容与要求 系统功能分析分模块层次化设计实现系统功能的方案设计编写各功能模块VHDL语言程序对各功能模块进行编译、综合、仿真和验证顶层文件设计可用VHDL语言设计，也可以用原理图设计整个系统进行编译、综合、仿真和验证在CPLD/FPGA实验开发系统试验箱上进行硬件验证按所布置的题目要求，每一位学生独立完成全过程布置设计题目和要求；收集相关资料方案分析与确定；编写VHDL源程序。编写VHDL源程序；编译、综合、仿真、定时分析、适配。下载和硬件验证；验收。下载和硬件验证；验收；撰写报告硬件描述语言与EDA技术实践指导书曹昕燕等编著EDA技术实验与课程设计，清华大学出版社，2006年5月刘欲晓等编著，EDA技术与VHDL电路开发应用实践，电子工业出版社，2009年4月刘昌华等编著，数字逻辑EDA设计与实践：MAX+plusⅡ与QuartusⅡ双剑合璧，国防工业出版社，2009年刘江海主编，EDA技术课程设计，华中科技大学出版社，2009年1月 七人表决器 1.设计目的 (1)学习和掌握Quartus II软件的基本操作； (2)通过设计七人表决器，掌握基于可编程器件的VHDL硬件描述语言的设计方法； (3)学习用CPLD/FPGA 实践系统硬件验证电路设计的正确性 2.设计题目及要求 (1)题目：表决器 (2)要求：设计一个七人表决器，当赞成人数大于等于四时显示表决通过，同时分别将投票中赞成的人数和反对的人数在数码管上显示出来。 3.设计方案： 表决器的功能是将所投票者的结果综合起来，超过半数赞成则表示结果通过，反之则不通过。而七人表决器由七个人来投票，当赞成的票数大于或者等于4人，则认为通过；当反对的票数大于或者等于4人时，则认为不通过。所以这次设计中我将用7个数据开关来表示七个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮，；否则，如果表决的结果为反对，则LED不会被点亮。同时用七段显示数码管来显示赞成的人数和反对的人数。 4.实验箱使用说明 本次使用的实验箱为KHF－3型CPLD/FPGA实践开发系统 所用芯片：ACEX1K系列的EP1K30QC208-3，引脚为208个，5980逻辑单元。 数据开关SW1至SW7分别代表7人。当数据开关按下时输出为高电平‘1’，代表该投票者赞成，反之输出为低电平‘0’，代表该投票者反对。 数码管SEG1为赞成者人数，数码管SEG4为反对者人数 LED灯SEG5对应的P190为结果通过指示灯，当灯点亮，则代表投票结果为通过，反之熄灭时代表投票结果不通过。 5.设计流程图 6.VHDL程序设计 LIBRARY IEEE; --库的说明 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY bjq IS --定义实体bjq PORT --端口说明 ( clk:IN STD_LOGIC; --时钟输入端口 vote:IN STD_LOGIC_VECTOR(6 DOWNTO 0); --七人投票端 LED_pass:OUT STD_LOGIC; --结果LED灯 LED_approve,LED_object:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); --赞成人数及反对人数显示数码管 END ENTITY bjq; ARCHITECTURE bhv OF bjq IS --结构体说明 SIGNAL q:STD_LOGIC; --内部信号说明 SIGNAL q1,q2:STD_LOGIC_VECTO