精密逐次逼近型ADC.PDFVIP

精密逐次逼近型ADC 若要支持该电流，同时保持基准电压的无噪声特性，需在尽 可能靠近基准电压输入放置一个高数值、低 ESR 的储能电 容，通常为 10 µF 或更大。较大的电容会进一步平滑电流负 基准电压源设计 载，并降低基准电压源电路的负担，但极大的电容会产生稳 定性问题。基准电压源必须要能提供灌满基准电容所需的平 均电流，而不会导致基准电压下降过大。在 ADC 数据手册 作者：Alan Walsh 中，基准输入电流平均值通常在特定的吞吐速率下指定。例 高分辨率、逐次逼近型 ADC 的整体精度取决于精度、稳定 如，在AD7980 数据手册中，将 1 MSPS 下5 V 基准电压源 性和其基准电压源的驱动能力。ADC 基准电压输入端的开关 的平均基准电流指定为330 µA 典型值。两次转换之间不消 电容具有动态负载，因此基准电压源电路必须能够处理与时 耗电流，因此基准电流随吞吐速率成线性变化，在100 kSPS 间和吞吐速率相关的电流。某些ADC 片上集成基准电压源 时降至33 µA 。基准电压源——或基准电压缓冲器——在最 和基准电压源缓冲器，但这类器件在功耗或性能方面可能并 高的目标频率下必须具有足够低的输出阻抗，以便在 ADC 非最佳—— 通常使用外部基准电压源电路才可达到最佳性 输入端保持电压水平，使电压不至于因为电流而产生太大的 能。本文探讨基准电压源电路设计中遇到的挑战和要求。 压降。 基准电压输入 基准电压源输出驱动 逐次逼近型ADC 的简化原理图见图1。采样期间，容性DAC 图3 显示典型的基准电压源电路。基准电压源可集成具有足 连接至 ADC 输入，并且与输入电压成比例的电荷被存储在 够驱动电流的缓冲器，也可采用适当的运算放大器作为缓冲 电容器中。转换开始后，DAC 从输入端断开。转换算法逐个 器。为避免转换误差，特定吞吐速率下所需的平均电流不应 开关每一位至基准电压或地。电容上的电荷再分配可导致电 使基准电压下降超过½ LSB。该误差在突发转换中最为明显， 流流入或流出基准电压源。动态电流负载是 ADC 吞吐速率 因为此吞吐速率下基准负载将从零变化到平均基准电流。 和控制位检验的内部时钟的函数。最高有效位(MSB)保持大 部分的电荷，需要大部分电流。 图3. 典型精密逐次逼近型ADC 基准电压源电路 AD7980 为16 位ADC ，其IREF = 330 µA ，VREF = 5 V ；使用 该ADC 作为确定基准电压源是否具有足够驱动能力的示例， 则对于½ LSB 压降，最大允许输出阻抗为： 图1. 16 位逐次接近型ADC 原理简化图 图2 显示16 位、1 MSPS、PulSAR®逐次逼近型ADC AD7980 基准电压输入端的动态电流负载。通过观察基准电压源和基 准电压引脚之间500 Ω 电阻上的电压降，得出测量值。曲线 显示电流尖峰高达2.5 mA ，并且在整个转换期间分布着较小 的尖峰。 大部分基准电压源不指定输出阻抗，但会指定负载调整率，