verilog有限状态机实验(附源代码)程序.docxVIP

有限状态机实验报告实验目的进一步学习时序逻辑电路了解有限状态机的工作原理学会使用“三段式”有限状态机设计电路掌握按键去抖动、信号取边沿等处理技巧实验内容用三段式有限状态机实现序列检测功能电路按从高位到低位逐位串行输入一个序列，输入用拨动开关实现。每当检测到序列“1101”（不重叠）时，LED指示灯亮，否则灭，例如输入： 1 1 0 1 1 0 1 1 0 1 输出： 0 0 0 1 0 0 0 0 0 1 用八段数码管显示最后输入的四个数，每输入一个数，数码管变化一次按键按下的瞬间将拨动开关状态锁存注意防抖动（按键按下瞬间可能会有多次的电平跳变）实验结果Rst_n为0时数码管显示0000，led灯不亮，rst_n拨为1，可以开始输入，将输入的开关拨到1，按下按钮，数码管示数变为0001，之后一次类推分别输入1，0,1，按下按钮后，数码管为1101，LED灯亮，再输入1，LED灯灭，之后再输入0，1（即共输入1101101使1101重叠，第二次LED灯不亮），之后单独输入1101，LED灯亮仿真图像刚启动时使用rst_n一段时间后其中Y代表输出，即控制led灯的信号，sel表示数码管的选择信号，seg表示数码管信号实验分析实验基本结构其中状态机部分使用三段式结构：整体结构为：建立一下模块：Anti_dither.v输入按键信号和时钟信号，输出去除抖动的按键信号生成的脉冲信号op这一模