实践篇——ISE设计流程部分(FPGA设计者的5个重要基本功).ppt

基于VHDL语言的ISE设计流程 --一个数字系统的设计原理 基于VHDL语言的ISE设计流程--设计内容 使用ISE13.1完成一个数字系统的设计，其内容包括： 工程的建立； 三位计数器的设计； 设计综合和查看综合结果； 三位计数器设计仿真； 分频器的设计； 用户约束的添加和设计实现； 布局布线结果的查看； 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中 基于VHDL语言的ISE设计流程--新建工程 基于VHDL语言的ISE设计流程--新建工程 基于VHDL语言的ISE设计流程--新建工程 基于VHDL语言的ISE设计流程--创建一个新工程 基于VHDL语言的ISE设计流程--创建一个新工程 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--创建一个新的设计文件 基于VHDL语言的ISE设计流程--对该设计文件进行综合 行为级综合可以自动将系统直接从行为级描述综 合为寄存器传输级