多晶硅发射极超高速集成电路工艺.PDFVIP

维普资讯 第 22卷第 6期 半 导 体 学 报 VoL22，No．6 2001年 6月 CHINESEJOURNALOFSEMICONDUCTORS June，2001 多晶硅发射极超高速集成 电路工艺 张利春 倪学文 王阳元 (北京大学微电子所，北京 100871) 摘要 报道了具有先进双极关键技术特征 的多晶硅发射极集成电路 的工艺，重点介绍 了用难熔金属氮化物 (ZrN) 作为新的刻蚀持模实觋器件的硅深槽隔离；EB何 自对准二氧化硅侧墙隔离；快速热处理宴现多晶硅发射区浅结 及薄基区；E、B、C区自对准钻硅化物形成，明显地减少串联电阻和双层金属AI同可靠互联等先进的工艺研究． 用此套工艺技术研制 出工作频率达 3．1Gt-~的硅微波静态分频器实验 电路 t集成度为 600门的双层金属 AI的 ECL移位寄存器电路，最高移位频率达450MHz．19级环振电路平均门延迟小于 50ps． 关犍词 ：多晶硅发射掇 超高速 ；集成 电路 {工艺研究 EEACC：2ssoJ 中 图分类号 ：TN43 文献标识码 ：A 文章编号2001)06-081106 成功 了集成度为 800门和 ,600门两种超高速 ECL 1 引言 双极集成 电路，19级 ECL环振电路 的平均门延迟 已小于 50ps． 多晶硅发射极技术 已成为硅双极集成电路的主 流技术和各种双极 电路的基础技术．先进的双极技 2 主要工艺流程和单管特性 术具有三个关 键 的技术特征 ：多晶硅发射极接 触 l【]、自对准结构和深槽 隔离0]．采用多晶硅发射 图 l是给出的单层多晶硅 自对准超高速双极集 极接触可以提高 电流增益 ，使得双极器件能够在不 成电路中晶体管的横截面结构示意图．这种结构的 降低发射极 集电极穿通电压和不损失 电流增益的 情况下 ，实现器件的纵 向按 比例缩小 ，可以显著改善 电路性能．自对准结构和深槽隔离可实现器件横 向 按比例缩小，大大减小器件和电路 的面积和相应 的 寄生电容 ，显著地减小双极电路的功耗 延迟积 ，提 高双极 电路的集成度．为了进一步减小晶体管串联 电阻，先进 的自对准硅化物或多晶硅 ／硅化物技术成 为又一项关键技术．我们采用单层多晶硅发射极 自 图 i 单层 多晶硅 自对准的双扳晶体管横截面示意 图 对准结构，避免了双层多晶硅发射极技术中发射区 FIG．1 SchematicCrossSectionolsingle—Lev 表 面 易受损 伤 的缺 点 ，同时在工 艺 中也完全 与 elPolysiliconSell—AlignedTransistor CMOS工艺相容．我们开发出了包括多晶硅发射极 技术、浅结薄基区、E—B侧墙氧化物 自对准隔离、先 晶体管具有先进双极技术标志的三大关键技术特 进的深槽隔离技术n 、自对准钴硅化物技术 “等先 征 ，采用多晶硅发射区浅结、薄基区；用侧墙氧化物 进亚微米技术．研制出工作频率为 3．1GHz的二分 自对准地形成 EB问的隔离；采用深槽隔离技术形 频 和四分频两种微 波静态分频器实验 电路 ，并研制 成晶体管之间的隔离等．此外 ，还采用硅化物技术 自 2999—06—1O收到稿 @2001中国电子学会 维普资讯 8l2