完成的子电路框图.PPTVIP

第二讲 分层电路绘制 绘图层次和页面 绘图层次可分为三类： 单层：可含多页 简单分层：各层对应自己的子电路 复合分层：不同层可对应同一子电路 每层均可有多个绘图页 一个Design文件可包含多个图层和页面，根层只有一个 一般默认新建设计项目自动存在的层为根层，哪个层次作为根层，可选择该层后再用鼠标右键命令Design/Make Root命令指定根层。 根层次的符号为： 带通滤波器电路 单层多页电路图 点击鼠标选中根层次，执行右键命令添加新页 各页电路连接点加入连接符（Place offconnecter） 页面连接符 点击工具栏快捷键 或执行place菜单命令offconnector 选择一个连接符放于电路连接点 双击连接符名称修改之 相连两点取同名 简单分层电路 上层绘制子电路框图 下层绘制子电路 端口连接符链接框图与子电路 建立子电路框图 点击工具栏按键 弹出层次框图属性框 Referance：子电路框图序号，在框图左上方。本例为图中的1。 Primitive：指定该子电路框图的属性，非基本构件选No，基本构件选Y，采用Design环境设置的参数选Default。 基本构件：该元器件或子电路框图不再有下一层次框图，生成电连接网表时只涉及到电路的基本构件为止。 非基本构件：该元器件或子电路框图还有下一层次的子电路框图。 接上页 Implementation Type：设置该子电路框图下一层次子电路的类型，下拉菜单选项如下： none：不附带下一层次电路描述。 Schematic View：下一层次电路是在Capture中绘制的电路。 VHDL：下一层次电路由VHDL文件描述。 EDIF：下一层次电路是一个EDIF格式电连接网表文件。 Projiect：下一层次电路是Capture可编程逻辑设计项目。 PSpice Model：下一层次电路由PSpice 模型文件描述。 PSpice Stimulus：下一层次电路是由PSpice波形文件描述。 本例为Schematic View。 Implementation name：指定该子电路框图之下一层次子电路的名称，或称该子电路所在层次名。 Path and filename：设置下一层次子电路所在的路径，缺省同其所属的框图在同一路径。本例用缺省值。 接上页 按键 User Properties：由用户设置子电路框图的属性，通常选缺省值。点击该按键弹出子电路框图对应的属性对话框如图： Name：参数项 Value：参数值 Attribute：在图纸上显示与否 Display：选择参数的显示属性。 New：增加新属性， Remove删除选中的属性。 点击OK后，对话框消失回到Page Edit页面，光标呈十字，在编辑页面上拉出适当的框图即为下一层次子电路框图。 框图引脚 Name：引脚名称，总线信号要符合总线名称的规定。 Width：信号位数，Scaler为一般电信号，Bus为总线信号，Type：信号类型，下拉菜单中: Input：输入端。 Bidirectional：双向引出端。 Output：输出端。 Open Collector：集电极开路输出端。 Passive：引出端无源无方向。 3 state：3态输出端。 Open Emitter：发射极开路输出端。 Power：电源端。 User Property：自定义引出端属性，(通常用缺省值即可)。 执行Place/Hierarchical Pin命令 完成的子电路框图 OK后设置的引出端符号将在子电路图形框中，选择合适的位置点击鼠标右键结束或左键继续放置。图中为一个绘制好的子电路框图。 进入子电路层 选中子电路在框图上点击鼠标右键，执行Descend Hierarchy命令，从当前层次进入下一层次绘制子电路。 在不同层次间转换：点击项目管理器不同层次的页面；在菜单栏选择View/Descend Hierarchy或Ascend Hierarchy；点击鼠标右键也会出现这两条层次转换的命令。 在进入下一层次页面时，将同时带入的接口引脚符号放在电路图中相应位置即可。 接口添加工具：Place port，选择接口引脚类型，修改接口引脚名称。 电路图绘制完成后保存，设置仿真参数即可进行仿真分析。 示例：带通滤波器 复合分层电路 各框图子电路形式相同，共用一个子电路，分别可对应不同的参数 打开被多处引用的电路图 点击项目管理器中子电路框图对应的页面 每个引用对应各自的子电路框图 选择需要的引用后点击OK,打开对应的引用子电路。 复合分层电路仿真结果