第07章可编程数字量通用IO试卷.ppt

* GPADAT/GPASET/GPACLEAR/GPATOGGLE寄存器与I/O映射寄存器GPAMUX及GPADIR寄存器有相同的位 GPADAT寄存器是可读写寄存器。读该寄存器将返回限定后的输入I/O脚的信号状态。写此寄存器将吧对应的状态作为设置的的I/O哦信号输出 GPASET寄存器是只写寄存器（读返回0）.将对应的I/O信号段写1将使该I/O信号置为高电平，写0无效 GPACLEAR寄存器是只写寄存器（读返回0）.想uiying的I/O信号端写1将使I/O置为低电平，写0无效 GPATOGGLE寄存器是只写寄存器（读返回0）.想对应的I/O信号端写1将翻转I/O脚的信号电平，写0无效。 * * 1、经过GPXDAT寄存器，可读取引脚的任何状态，不管处于什么操作方式 2、一些选择的输入信号被QUALxCLK限定，它是高速外设时钟（HSPCLK）的一个预定标版本。GPxQUAL寄存器说明了合格的采样周期。采样窗口位6个采样周期。当所有的采样都相同时（都为1或者为0），输出才能够改变。这种特性能够去除输入信号中所有混有的不希望的噪音 * 1、经过GPXDAT寄存器，可读取引脚的任何状态，不管处于什么操作方式 2、一些选择的输入信号被QUALxCLK限定，它是高速外设时钟（HSPCLK）的一个预定标版本。GPxQUAL寄存器说明了合格的采样周期。采样窗口位6个采样周期。当所有的采样都相同时（都为1或者为0），输出才能够改变。这种特性能够去除输入信号中所有混有的不希望的噪音 * 第七章 可编程数字量通用I/O 7.0 数字接口的实现和实现方法 ＣＰＵ与外设的信息交互： 1 数据信息 2 状态信息 3 控制信息 访问外设的方式 １　内存和ＩＯ端口统一编址 ２　独立的ＩＯ端口编址 7.1 功能概述 F2812：56个通用数字量输入输出端口(GPIO) 大多为通用I/O和专用功能复用 使用寄存器GPIOMux来独立设置每个引脚的功能 控制位为0：相应引脚作为通用数字量I/O 控制位为1：相应引脚作为专用引脚使用 7.2 端口配置 F2812：对所有数字量I/O进行分组 每组作为一个端口 GPIO-A、B、D、E、F、G六组 一个物理引脚可以有多种不同的功能 可通过软件进行功能设置 某一时刻只能用作一种功能 GPIO A GPIOA0 / PWM1 GPIOA1 / PWM2 GPIOA2 / PWM3 GPIOA3 / PWM4 GPIOA4 / PWM5 GPIOA5 / PWM6 GPIOA6 / T1PWM_T1CMP GPIOA7 / T2PWM_T2CMP GPIOA8 / CAP1_QEP1 GPIOA9 / CAP2_QEP2 GPIOA10 / CAP3_QEPI1 GPIOA11 / TDIRA GPIOA12 / TCLKINA GPIOA13 / C1TRIP GPIOA14 / C2TRIP GPIOA15 / C3TRIP GPIO B GPIOB0 / PWM7 GPIOB1 / PWM8 GPIOB2 / PWM9 GPIOB3 / PWM10 GPIOB4 / PWM11 GPIOB5 / PWM12 GPIOB6 / T3PWM_T3CMP GPIOB7 / T4PWM_T4CMP GPIOB8 / CAP4_QEP3 GPIOB9 / CAP5_QEP4 GPIOB10 / CAP6_QEPI2 GPIOB11 / TDIRB GPIOB12 / TCLKINB GPIOB13 / C4TRIP GPIOB14 / C5TRIP GPIOB15 / C6TRIP GPIO D GPIOD0 / T1CTRIP_PDPINTA GPIOD1 / T2CTRIP / EVASOC GPIOD5 / T3CTRIP_PDPINTB GPIOD6 / T4CTRIP / EVBSOC GPIO E GPIOE0 / XINT1_XBIO GPIOE1 / XINT2_ADCSOC GPIOE2 / XNMI_XINT13 GPIO F GPIOF0 / SPISIMOA GPIOF1 / SPISOMIA GPIOF2 / SPICLKA GPIOF3 / SPISTEA GPIOF4 / SCITXDA GPIOF5 /