第12章触发器技术总结.ppt

第6章 触发器和时序逻辑电路 6.1 概述 定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1。 2、根据不同的输入信号可以把输出置成1状态或0状态。在输入信号消失后，能将获得的新状态保存下来。 §6. 2 触发器的电路结构和动作特点 6.2.2 同步RS触发器的电路结构与动作特点 为了协调各部分的动作，常常要求某些触发器于同一时刻动作，为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。 同步信号亦称做时钟脉冲信号、时钟信号、时钟、CP受CP控制的触发器叫做时钟触发器。 二、动作特点： CP＝0时，S、R不起作用，触发器输出端状态保持不变 在CP＝1的全部时间里，S或R的变化都能引起触发器输出端状态的改变 CP=1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差 CP＝1时，S、R有约束，约束条件：RS＝0 例2：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 例3：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 带异步置位、复位端的同步RS触发器 6.2.3 主从RS触发器 为提高触发器工作可靠性,希望在每个CP周期里输出端状态只改变一次，为此，设计出主从RS触发器。 一、电路结构与工作原理： 二、主从RS触发器的动作特点： 1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器的输出根据S、R而变化。 2、CP下降沿到来时，主触发器被封锁（G7，G8被锁），主触发器保持不变。G3，G4解除封锁，主触发器状态移入从触发器之中。 3、CP=0期间，由于G7，G8被锁，主触发器保持不变，因此从触发器的状态也不改变。 4、CP上升沿到来时，从触发器被封锁（G3，G4被锁），Q保持不变。主触发器的输出根据S、R而变化。 5、 CP=1期间，S、R有约束, RS＝0 。 主从RS触发器的特性表 主从RS触发器的逻辑符号 符号对比 例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例5：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 已知主从RS触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结： 1、如果在CP=1期间，输入信号没有发生变化，则可在时钟的触发沿到来时，根据RS触发器的功能画出Q端的波形。 2、如果在CP=1期间，输入信号发生多次变化，则可先判断主触发器的状态，在时钟的触发沿（负跳变沿或正变跳沿）到来时，根据主触发器的状态画出Q端的波形。 JK触发器的逻辑功能： 特性表 （按照RS触发器分析） 主从JK触发器的特性表 主从JK触发器的“一次变化现象”。 在CP=1期间，主触发器的状态能且仅能改变一次，而不论J、K发生了多少次变化。 所以，在CP=1期间，主触发器的状态能且仅能改变一次，而不论J、K发生了多少次变化。 主从JK触发器的逻辑符号 符号对比 已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结： 1、如果在CP=1期间，输入信号没有发生变化，则可在时钟的触发沿到来时，根据JK触发器的功能画出Q端的波形。 2、如果在CP=1期间，输入信号发生多次变化，则可先判断主触发器的状态（注意一次变化问题），在时钟的触发沿（负跳变沿或正变跳沿）到来时，根据主触发器的状态画出Q端的波形。 6.2.4 边沿触发器的电路结构与动作特点 边沿JK触发器的特性表 五、逻辑功能的转换 触发器的逻辑功能和电路结构是两个不同的概念。 逻辑功能：指触发器的次态和初态以及输入信号之间在稳态下的逻辑关系。 表示方法：特性表、特性方程、状态转换图、时序图等。 根据逻辑功能的不同，有RS、JK、D、T等几种触发器。 而基本、同步、主从、边沿等是指电路结构的不同形式。由于电路结构形式的不同，带来了各不相同的动作特点。 同一种逻辑功能的触发器可用不同电路结构形式来实现。 同一种电路结构形式可构成不同逻辑功能的触发器。 转换步骤： 1、写出原有触发器的特性方程； 2、写出新触发器的特性方程； 3、变化新触发器的特