高速pcb设计与仿真基础理论讲义.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
高速pcb设计与仿真基础理论讲义

高速PCB设计中的理论基础 葛宝珊 gbsh@263.net 目的 系统地认识高速PCB设计中会遇到哪些棘手问题?这些问题 有什么现象和表现形式? 理解问题产生的原因、机理 掌握问题的解决方法 了解高速PCB设计工具的作用 1 主题 信号完整性问题 时序问题 电磁兼容性问题 高速PCB设计工具的作用 问题的提出 随着大规模/超大规模集成电 (VLSI )技术的飞速发展。 IC芯片体积越来越小,见图1 。 IC芯片速度越来越快,见图2。 2 IC芯片体积越来越小 图 1 近年来IC封装的发展 IC芯片速度越来越快 3 例子 TMS320C6416仅23mmX23mmX3.3mm, 主频720MHz,532个管脚,BGA封装, 管脚间距0.8mm。一元的人民币硬币直 径为24mm。 MEMS:硬币大小的微机械加速度计和陀螺 仪。 带来了新问题 由IC芯片构成的电子系统朝着大规模、小体积、 高速度的方向飞速发展,而且发展速度越来越 快。 这样就带来了一个问题,即电子系统的体积减小 导致电路的布局布线密度变大,而同时信号的频 率和边沿速率还在提高。 研究表明:当信号的互连延迟大于边沿信号翻转 时间的10%时,板上的信号导线就会呈现出传输 线效应,使得信号反射、串扰等一系列问题变得 越来越突出。 4 高速PCB设计的重要性 高速问题的出现给硬件设计带来了更大的挑 战,有许多从逻辑角度看来正确的设计,如果 在实际PCB设计中处理不当就会导致整个设 计失败。 专家预测,在未来的硬件电路设计开销方面, 逻辑功能设计的开销将大为缩减,而与高速设 计相关的开销将占总开销的80%甚至更多。 高速PCB设计已成为系统设计能否成功的关键 因素之一。 一些失败的例子 5 困惑??? 为什么如此多的失败呢?自己设计时有把握一次成功吗? 会重蹈他人覆辙吗?我想在座的各位不会了,因为你们来 到这里就已经说明你们开始重视高速问题而且还要系统地 学习一套解决方法。 失败并非偶然,必有其内在原因。主要原因是没有意识到 高速设计中的特殊问题或重视不够,没有采取必要的有效 措施。 那么在高速数字电路中会遇到哪些问题?其原因何在?如 何才能解决呢? 有没有EDA工具帮助我们方便地解决呢? 高速PCB设计中的常见问题 信号完整性 时序匹配 电磁兼容性 6 信号完整性 (signal integrity) 信号完整性是指信号在信号线上的质量。 好的信号完整性使系统正常、稳定地工作。差 的信号完整性使系统无法正常、稳定地工作。 差的信号完整性不是由某一单一因素导致的, 而是板级设计中多种因素共同引起的。 主要的信号完整性问题包括反射、串扰、振 铃、地弹、过冲等。 反射(ref

文档评论(0)

linsspace + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档