d3光电图传应用.ppt

【3】5.5 并/串行输出的线阵CCD 像元信号的并/串行输出概念 “串出”：一行像元信号逐元顺序输出； “并出”：多行（路）像元信号同时逐元输出。 “并/串出”：一行像元信号变换成多个子行并出，传输速度大大高于一行像元信号一路“串出”（板书图示）。 在图像传感器的设计制造中，一行数千、上万个像元，像元信号串出太慢，也不必（电视结构与扫描制式规定的一行扫描，串行像元个数没那么多）。在一些特殊应用场合，可以将一路（行）分成多个 子路（行），如奇数位、偶数位2子路，每路再分成几段，每段包含几百、几十个像元信号，段间并出，段内串出（火车停站并行下车），可以部分提高信号传输速度；即并/串出传输方式提速（数据率提高）是可行的。 元信号并/串出后，每行各像元信号的重新合成链接，可借用高速开关顺序串接实现。 5.5.1 TCD1703C （ P91图5-32 ） 双沟道二相控制奇偶二路并/串行转移OS1、OS2出；元尺寸7×7μm2 ，总3750 ×2有效像素元，总长52.5 mm。工作波形（右-图5－33 ）。 二路像元信号相间串出链接才能还原扫描像元行 （2）电子束扫描/像敏单元构成靶面，正面成像转换，背面扫描读取 （2）电子束扫描/像敏单元构成靶面，正面成像转换，背面扫描读取 5.5.2 分路-分段并出线阵CCD（ 图5-36 ） （1）ⅠT-C5奇偶二路四段并出 ①结构原理：2048/4096两种线阵，每元10×10μm2，4096型总20.48mm。四相控、4路OS1～ OS4并出，数据率提高3倍。 ②特点：（图5-37）转移脉冲SH周期降到原来的1/4，则转移频率提高到4倍。积分时间调整PR低电平积分时间，其前沿即曝光时间可编程调整。 （2）RL1282 /84/88D分段二相控多路输出 ①结构原理：双沟奇偶分段并出，元尺寸 18×18μm2。三种型号有效元256（64×4） /512/1024（参看右芯片图）。前者64×2×2（奇偶 2路4段），再4路、段并出。三者分别为4/8/16路、段并出。 ② RL1288D 芯片16路输出特点： RSO（P94图5-39/图5－40 RS改RSO）/RSE分别为奇、偶路复位脉冲。15 MHz驱动，获15×16位＝240Mbit数据率输出。出16路再高速合成，可获全电视数字信号：高速模拟开关将奇偶路间、段间信号链接合成（加到ADC），实现8路AD并－串变换。 ③光谱特性： 200～750～1100nm；积分时 间越长，灵敏度越高；高速像要求补光保曝光量。④参数（次页表5-6） ②功能特点：除常见驱 动、转移、复位等信号外， 增加抗晕（抗开花）栅控ABS/漏 控ABD功能端、行出结束标 志EOS、芯片外接温敏二极 管控-DT1、DT2。下光电D 积分＋中MOS管（=等效势阱）源极 跟随器输出OS。下MOS抗晕：下光电D积分电荷满，溢出危害周边，此刻下MOS受控导通，泄放多余电荷－抗晕。上遮光D+上MOS（=等效势阱）源极跟随出DOS。电源品种多。 5.6 用于光谱探测的高性能线阵CCD 5.6.1 RL1024 SB (1)结构与原理特点 ①元尺寸较大： 25× 2500μm2 ,1024元总25.6mm （2）驱动器 ①信号与工作： ST/即前 述SH启动行扫，后逐元传送～ EOS结束，定义为行扫周期。 （EOS还作后续ADC行同步信号。） ②信号产生：CR1/2和 ST（SH）产生电路由3×74 HC161四位可变模计数器 ＋2×DF/F＋逻辑门构成 FPGA电路。 驱动工作波形如右。 ③差放-抑制共模噪声 如图5-46—— ⅰ）OS-DOS消除温飘、容性干扰影响； ⅱ）将电荷图像信号转换成电压图像信号； ⅲ）R3既是差放反馈电阻，又是C1泄放电阻。 （3）特性 ①光谱特性 与线性 ⅰ）光谱特 性与透光材料相 关/石英频响较 宽；(P98图5-47) ⅱ）线性： 输出电荷～曝光 量，低端线性好，高 端饱和；(P98图5-48) ⅲ）像元势阱注 入电荷量－Qin =ηq A Neo tc Φe，λ（ P98 式5-4，因子查旧）…正比于照度Φe，λ； ②其