数字电路实验课件3.pptVIP

实验三 时序逻辑电路设计 一、实验目的 1、掌握同步时序逻辑电路的设计方法。 2、熟悉集成触发器的逻辑功能及使用。 二、实验仪器及器件 1、数字实验箱 2、数字示波器 3、74LS74（双D触发器） 74LS76（双JK触发器） 4、74LS00 (与非门) 5、74LS04（六反相器） 6、74LS32 (或门) 7、74LS08 (与门) 三、实验内容 1、用JK触发器设计一个8421码十进制同步加法器。（仿真） 2、用D触发器设计一个110串行序列信号检测器。 （接线） 3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真） 其中，1、2必做，3选做。 同步时序逻辑电路的设计过程 设计示例： 设计步骤： 根据题意可知，电路是在时钟信号控制下自动从1001→0011 → 0110 → 1100 → 1001循环变化。电路没有输入变量，设输出变量为：Q4、Q3、Q2、Q1。 画出状态转换图。 （规定如果起始状态不是有效状态，则下一状态自动进入1001状态，以保证电路自动进入有效循环） Q4（n+1） Q3（n+1） Q2（n+1） Q1（n+1） 4、由各卡诺图化简可得以下逻辑函数式： Q4（n+1）=Q1+Q3+Q4Q2+Q4Q2 Q3（n+1）=Q4Q3Q2Q1+Q4Q3Q2Q1 Q 2（n+1）= Q