实验四_触发器与其应用.docVIP

实验四 触发器及其应用 实验目的 （1）熟悉基本D触发器的功能。 （2）了解触发器的两种触发方式及触发特点。 （3）掌握触发器之间的相互转换方法。 （4）熟悉触发器的实际应用。 二、试验设备 1. 数字电路试验箱 2. 数字双踪示波器 3. 函数发生器 4. 74LS00、74LS74 三、实验原理 触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器呦集成触发器和门电路（主要是“与非门”）组成的触发器。按其功能可分为有RS触发器、JK触发器、D触发器、T和T’功能等触发器。触发方式有电平触发和边沿触发两种。 （1）基本RS触发器是最基本的触发器，如图2.10.1所示为由二个与非门交叉耦合构成的基本RS触发器。它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为＝0（＝1）时触发器被置“1”；为置“0”端，因为＝0（＝1）时触发器被置“0”，当＝＝1时状态保持；＝＝0时，触发器状态不定，应避免此种情况发生。 基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。 D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP脉冲上升沿到来之前D端的状态，及。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。和分别是决定触发器初始状态的直接置0、置1端。当不需要强迫置0、置1时，和端都应置高电平（如接+5V电源）。74LS74（CC4013）等均为上升沿触发的边沿触发器。图（1）为74LS74的引脚图，图（2）为其逻辑图。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。 图（1） 图（2） 输 入 输 出 D D CP D Qn＋1 n＋1 0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn n 输 入 输出 D D CP T Qn＋1 0 1 × × 1 1 0 × × 0 1 1 ↓ 0 Qn 1 1 ↓ 1 n 四、实验内容 （1）用双D触发器构成四分频器 由于D触发器的状态改变在上升沿，所以经过两个时钟脉冲后D触发器才能有一个完整的脉冲波，故一个D触发器可以构成一个二分频电路，两个D触发器级联即可实现四分频。由于二分频中，所以二分频如下图所示连接即可。 将上图所示连接方式两级级联即可实现四分频，具体电路如下图所示： 实验时输入端加1000Hz、5VPP的方波信号，用示波器观察输出信号，检验结果是否正确。 （2）生成如图所示时序脉冲 （1） F 0 0 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 （2） （3）实验电路图 五、实验结果 （1）用D触发器实现二分器 实验输入和输出信号如下图所示： 从实验结果可知输入信号频率为1kHz，输出信号频率为250Hz，实现了二分频。 用双D触发器实现二分器： （2）生成预设脉冲信号 实验结果如下图所示： 实验结果与预设结果相同。 六、实验心得 本次实验最后需要两次与逻辑，而实验器件只有74LS00，故需用四个与非门来实现两次逻辑与功能，在实验中需要细心连接电路，否则不能得到正确结果。