V-正修科技大学.PDF

正 修 科 技 大 學 電 子 工 程 研 究 所 碩 士 論 文 接觸孔蝕刻停止層之伸張應力對應變矽與應變矽 鍺 CMOSFET 特性影響 Influence of Tensile Stress from CESL on Strained-Si and Strained-SiGe CMOSFET Characteristics 研 究 生：王柏清 Student : Bo-Chin Wang 指導教授：吳三連 博士 Advisor : San-Lein Wu 康定國 博士 Ting-Kuo Kang Department of Electronic Engineering Cheng Shiu University Kaohsiung County, Taiwan, R. O. C. Dissertation for Master June 2009 中 華 民 國 九 十 八 年 六 月 接觸孔蝕刻停止層之伸張應力對應變矽與應變矽鍺 CMOSFET 特性影響 研究生 : 王柏清 指導教授 : 吳三連 康定國 正修科技大學電子工程研究所 摘 要 利用覆蓋氮化矽接觸孔蝕刻停止層 (Contact Etch Stop Layer ，CESL) 對 CMOSFET 施與單軸伸張應力，藉此探討 CESL會對 nMOSFET 特性的提升，反 之對 pMOSFETs 造成元件特性退化的現象；而 且由文獻得知，應變矽鍺 pMOSFETs可以提高電洞的遷移率，因此在 pMOSFETs另外再使用應變矽鍺通 道元件，以提升 pMOSFETs 特性，並將應變矽 nMOSFETs 與應變矽鍺通道 pMOSFETs 製作成一個新穎的 CMOSFET 元件。 本篇論文中，由於 CESL會對 CMOSFET通道產生局部性的伸張應力，因此 利用量測應變矽元件之衝擊離子化效率( Impact Ionization Efficiency ，IIE) ，去 觀察應變矽 CMOSFET 是否會因元件通道長度的不同，受到的應力大小也有所 不同，再從實驗量測數據得知，當元件通道縮短時 IIE也隨之增加，而 IIE的增 強其原因可歸咎於通道能隙的改變，並非載子平均自由路徑的變化，因此元件會 因通道的縮短所受到的伸張應力增大，進而改變通道的能隙。然而，就應變矽鍺 通道 pMOSFETs部份，因為元件受到全面性壓縮應力的影響，同樣地，我們再 藉由 IIE量測去觀察應變矽鍺 pMOSFETs ，進一步獲得IIE的增強其機制主要也 是由於通道應變矽鍺 pMOSFETs受到應力之能隙變化。 關鍵字: 接觸孔蝕刻停止層、伸張應力、應變矽、應變矽鍺、 CMOSFET ~ I ~    Influence of Tensile Stress from CESL on Strained-Si and Strained-SiGe CMOSFET Characteristics Student: Bo-Chin Wang Advisor: San-Lein Wu Ting-Kuo Kang