一个十位元高速高解析二阶管线式架构之循续渐近式类比数位转换器 ....PDF

一個十位元高速高解析二階管線式架構之循續漸近式類比數位轉換器 A 10-bit High-Speed and High-Resolution Two-Stage Pipelined Successive Approximation Register ADC 摘要 指導教授：謝志成 組別：B19 組員：林淳濂彭 千威 在現實生活中大多存在的是類比訊號 ，而在電腦系統裡，大部分都在處理數位訊號 ，因此類比數位轉換器 （analog-to-digital converter, ADC ）是 IC設計領域的一大重點 。目前有 Flash 、SAR 、Integrating 、Delta-Sigma 、Pipelined這麼多種類的ADC ，其中循 續漸近式類比數位轉換器 （successive approximation register ADC,SAR ADC ）具有面積小、低功耗 、延遲少等特性 ，被廣泛運用 在醫療影像 、生態監測 、測試測量 、工業自動化 、科學儀表等方面 。為了增加SAR ADC的操作速度 ，我們結合了管線式 （pipelined ）的方法 ，模擬二階管線式架構之循續漸近式類比數位轉換器 （Two-Stage Pipeline SAR ADC ）架構 ，想要藉由管線 式的操作，將ADC分成兩個部分做類比數位訊號轉換 ，形成多工的概念 ，用以增加 ADC的操作速度 。 系統設計 一.取樣與保持電路 （sample-and-hold, S/H ）：Bootstrap switch是一個取樣與保持電路 （Sample and hold ），開關 電晶體 (bootstrapped switch)的 gate和 source的電壓差永遠會固定在 VDD ，讓開關的電阻值會是一個小的常數 ， 因此開關的線性度變得更好 ，這種架構通常會用在比較高電壓的電路上 。 二.比較器 （comparator ）：本架構採用StrongARM comparator ，是一種傳統的動態比較器 ，優點是數度快 、省功 率。 三.SAR控制邏輯 （SAR control logic ）：為了避免使用高頻時脈產生器，本架構採用非同步控制邏輯電路 (asynchronous control circuit) ，在電路內部經由DFF和邏輯控制產生所需要使用的時脈訊號 。 四.放大器 （operational amplifier ）：本架構採用的放大器為疊接式全差動放大器 （fully differential folded cascade op-amp ），因為考量到此架構需要較大的增益 （gain ）且高速處理又抗雜訊能力需要強 ，故選用 之 。 五.管線 式架構 （pipeline structure ）：管線式類比數位轉換器(pipelined ADC)具有高解析度及高速的轉換 率，在 實際電路實現上每一級都會有 ADC 以及DAC ，再經由放大器將差值放大之後傳送到下一級繼續做比較 ，並且 將每一階所轉出的數位碼(digital code)輸出 ，並且有低面積與低消耗功率的優點 。 (b) comparator (d) S/H (a) Pipelined SAR