数字电子钟设计课程设计.docx

X Y 学 院EDA课 程 设 计 题 目 数字电子钟设计 系 (部) 班 级 姓 名 学 号 指导教师 2015 年7 月 6 日至 7 月 10 日 共 一 周2015年 7 月 10日课程设计成绩评定表出勤情况出勤天数 缺勤天数成绩评定出勤情况及设计过程表现（20分）课设答辩（20分）设计成果（60分）硬件调试设计说明书总成绩（100分）提问（答辩）问题情况综合评定 指导教师签名： 年 月 日1 引言电子系统设计自动化（EDA: Electronic Design Automation）已成为不可逆转的潮流，它是包含CAD、CAE、CAM等与计算机辅助设计或设计自动化等相关技术的总称。随着信息时代的到来，信息电子产品已不断地向系统高度集成化和高度微型化发展，使得传统的手工设计和生产技术无法满足信息产品的社会和市场需要，因此，人们开始借助于EDA技术进行产品的设计和开发。目前EDA技术主要是以计算机软件工具形式表现出来的，对于现代复杂的电子产品设计和开发来说，一般需要考虑“自上而下”三个不同层次内容的设计(即：系统结构级设计，PCB板级设计和IC集成芯片级设计)。Protel DXP软件系统是一套建立在IBM兼容PC环境下的CAD电路集成设计系统，它是世界上第一套EDA环境引入到Windows环境的EDA开发工具，具有高度的集成性和可扩展性。本设计就是利用Protel DXP 进行原理图设计、PCB布局布线、进行电路仿真测试。通过本设计充分了解到Protel DXP的特点并且充分掌握了Protel DXP的设计系统的基础知识。这次课程设计主要是培养我们的实际动手能力以及对EDA这门课程深入理解的程度，增强我们对EDA程序设计流程的掌握。同时，这次的设计还要求我们掌握计数器的编程及设计，六十进制计数器和二十四进制计数器的设计方法，以及各个进制之间的关系。2 系统设计2.1总原理图通过对设计要求的分析，我们可以得出该电路应具有“秒”模块、“分”模块、“时”模块、“报时”模块以及“校时”模块，从而我们可以得出如图1的总体设计原理图：图12.2 “秒”模块“秒”模块如图2所示：sech[3..0]sech[3..0]图2我们可以看到有两个输入引脚和三个输出引脚，clk为脉冲输入端，reset为复位端，secl[3..0]为秒的低四位，sech[3..0]为秒的高四位，cin为进位端。功能: 实现输出秒的码值及进位，并且具有异步复位功能。2.3 “分”模块“分”模块如图3所示：minh[3..0]图 3其各个管脚功能与“秒”模块相同。功能:同秒模块，实现输出分的码值及进位，并且具有异步复位功能。2.4 “时”模块“时”模块如图4所示：houl[3..0]clkhourhouh[3..0]reset图 4其各管脚功能同以上两个模块。功能: 实现输出时的码值，并且具有异步复位功能，输出的码值对应经过译码的数码管。2.5 校时模块该模块在设计中共需要三个，其功能完全一样，如图5所示：cashuctrlb图 5实际上，校时模块相当于一个二选一数选器：a、b是两个输入端，ctrl端为控制端，c为输出端。功能:选择时、分、秒模块的输入时钟，走秒模式下时、分、秒的输入时钟分别为1hz脉冲、秒进位输出、分进位输出；校时模式下时、分、秒的输入时钟分别为keys、keym、keyh输出的脉冲，从而达到走秒与校时的切换。2.6 报时模块该模块如图6所示：selsehmilmihdpbaoshipgpmlmhslshwu图 6功能:输入为分模块、秒模块的输出码值以及三个不同频率脉冲（gp、dp、wu），输出为要送入数码管的分、秒码值以及输出脉冲（蜂鸣器）。输出的脉冲由输入的分、秒码值决定。当输入mh,ml,sh分别为5、9、5，sl为（1 or 3 or 5 or 7）时输出p为低频，即512 Hz，当输入mh,ml,sh分别为5、9、5，sl为9时，输出p为高频，即1024Hz。输入码值为其它时输出为wu，即0 Hz。输出的码值对应输入的码值不变。3 仿真调试3.1 秒仿真秒仿真的结果如图7所示：图 7由仿真图知当计数值达到59时，下一个时钟上升沿到来时清零并产生进位信号，符合设计要求。3.2 分仿真分仿真结果如图8所示：图 8由仿真图知当计数值达到59时，下一个时钟上升沿到来时清零并产生进位信号，符合设计要求。3.3 时仿真时仿真结果如图9所示：图9由仿真图知当计数值达到23时，下一个时钟上升沿到来时清零，符合设计要求。3.4 校时仿真校时仿真如图10