微机原理与接口技术ppt 第4章 半导体存储器及接口.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 解释地址范围、IO/nM作用、2764引脚功能、138的功能。 * * 解释地址范围、62256引脚功能。 * * * * * * (3)线译码法 将高位的地址某一位地址线直接作为存储芯片的片选信号，不经过译码器译码，而地位地址作为存储芯片内单元选择（片内地址）。 4.3 RAM与CPU的连接 4.3 RAM与CPU的连接 由于数据总线的宽度不同，所以，其存储器接口也就不同。 一、8位存储接口 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 Pin Name Function A0 - A12 Addresses Input O0 –O7 Outputs CE Chip Enable OE Output Enable Vpp Program Voltage PRG Program Strobe NC No Connection Mode CE OE PRG Vpp Operation Read L L H Vcc Dout Output Disabled L H H Vcc High-Z Program L H P 12.5 Din 4.4 X86CPU的存储接口 Pin Name Function A0 - A14 Addresses Input I/O0 –I/O7 Inputs/Outputs CS Chip Enable OE Output Enable WE Write Enable Mode WE CS OE I/O Operation Not Selected X H X High-Z Output Disabled H L H High-Z Read H L L Dout Write L L X Din 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 二、16位存储接口 1.独立译码 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 2.独立存储体写选通 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 三、32位存储接口 4.4 X86CPU的存储接口 Pin Name Function A0 - A16 Addresses Input I/O0 –I/O7 Inputs/Outputs CE1、CE2 Chip Enable OE Output Enable WE Write Enable Mode WE CE1 CE2 OE I/O Operation Not Selected X H X X High-Z Not Selected X X L X High-Z Output Disabled H L H H High-Z Read H L H L Dout Write L L H X Din 128KB 4.4 X86CPU的存储接口 四、动态RAM存储接口 从使用的角度看，要求RAM的容量越来越大；而超大规模集成电路技术的发展，也使大容量的RAM成为可能。为了便于说明以64K×1位的芯片为例，虽然，这样的芯片在桌面机中已很少使用，但其内部结构仍具有典型性（64MB、128MB、256MB的芯片其工作原理与64K的是一样的）。 4.4 X86CPU的存储接口 1. Intel 2164A的结构 一片的容量为64Kb×1位，即片内共有64K(65536)个地址单元，每个地址单元一位数据。用8片Intel 2164A就可以构成64KB的存储器。片内要寻址64K，则需要16条地址线，为了减少封装引线，地址线分为两部分： 行地址与列地址。 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 芯片的地址引线只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号RAS#(Row Address Strobe)，把先送至的8位地址，送至行地址锁存器。由随后出现的列地址选通信号CAS#(Column Address Strobe)把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新(刷新时地址计数，实现一行一行地刷新)。 4.4 X86CPU的存储接口 Intel 2164A的内部结构示意 4.4 X86CPU的存储接口 4.4 X86CPU的存储接口 2. 256KB动态存储器（41256A8） Pin Name Function A0 – A8 Addresses Input D0 –D7 I