第2节 8086系统结构.ppt

微机原理及接口技术 —第2章：8086系统结构 第2章 8086系统结构 8086 CPU 结构 8086的引脚及其功能 8086存储器组织 8086系统配置 8086 CPU的时序 1. 由于制造工艺的原因，微处理器的结构方面所受的限制 ①引脚数限制：（出于工艺和成本考虑） ?? 8086 ：40脚 ?? 80386：132脚 ?? 80486：168脚 ?? Pentium 273脚 ?? Pentium III 370 脚 ②芯片面积限制： 增大芯片面积，成本增加，合格率下降 ③器件速度限制： 采用MOS工艺，集成度提高，降低功耗，但速度较慢、负载能力较弱。 2. 16位微处理器基本结构具有如下特点 ①单总线、累加器结构 由于芯片面积限制，使微处理器内部寄存器的数目，数据通路位数受到限制，绝大多数微处理器内部采用单总线、累加器为基础的结构。 ②可控三态电路 当总线处于高阻状态时，该总线在逻辑上与所有连接负载断开。 采用可控三态电路与总线相连，当微处理器外总线同时连接多个部件，可避免总线冲突相信号串扰，不工作器件所连的三态电路处于高阻状态。 ③引脚功能复用 在不影响功能的情况下，提高引脚利用率,减少引脚数目，简化系统。 例如：“读／写”信号控制数据处于输入还是输出状态。 ④引脚分时复用 同一总线在不同时间传输的是不同功能的信号。地址总线和数据总线使用了相同的引脚，节省了引脚但增加了操作时间。 8086/8088采用总线分时复用方法在不影响CPU功能的情况下，减少了CPU的引脚数目，使系统得到简化。 8086微处理器，外型为40引脚双列直插式 时钟频率有3种： 8086型微处理器为5MHz， 8086—2型为8MHz， 8086—1型为10MHz； 8086CPU有16根数据线和20根地址线，直接寻址空间为220，即为1M字节。 8088CPU内部结构与8086基本相同(但对外数据总线只有8条，称为准16位微处理器)。 微处理器基本结构 算术逻辑单元ALU（Arithmetic Logic Unit） 运算器，主要是算术运算和逻辑运算 累加器（Accumulator）：最常使用的寄存器 标志（Flag）寄存器：反映运算结果的辅助信息 可编程寄存器 通用寄存器：数量较多，具有多种用途 专用寄存器：只用于特定目的 指令处理单元 控制器，执行指令实现其功能 指令执行过程：读取指令、指令译码和执行指令 2-1 8086 CPU结构 8086/8088微处理器的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 图2-1 8086的内部结构框图 图2-1 8088的内部结构框图 总线接口单元 指令队列、指令指针、段寄存器、地址加法器和总线控制逻辑 管理与系统总线的接口，负责对存储器和外设访问 执行单元 算数逻辑单元、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令预取 EU单元译码执行指令，同时BIU单元读取后续指令 最简单的指令流水线技术 一、 8086的内部结构 1、总线接口部件(BIU) 功能：生成访问单元地址、取指令，送入指令队列，读写操作数和总线控制，实现CPU与存储器和I/O接口之间的数据传送。 组成： ①16位段寄存器(DS、CS、ES、SS)； ②16位指令指针寄存器IP(指向下一条要取出的指令代码)； ③20位地址加法器(用来产生20位地址)； ④6字节(8088为4字节)指令队列缓冲器； ⑤总线控制逻辑。 1）BIU的段寄存器 16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，功能： CS：代码段寄存器，指示当前执行程序所在存储器的区域 DS：数据段寄存器，指示当前程序所用之数据的存储器区域。 SS：堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域 ES：附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到 2）指令指针 IP—指令指针寄存器 用来存储代码段中的偏移地址; 程序运行过程中IP始终指向下一次要取出的指令偏移地址 通常不能被直接访问，也不能直接赋值，指令中不会出现IP。 3）物理地址加法器 物理地址的计算方法 物理地址=段地址+偏移地址 　　　　=段寄存器内容×10H+偏移地址 物理地址的计算方法 地址生成器 4）指令队列缓冲器 8088为4字节，8086为6字节。为先进先出结构 队列至少保持有一条指令，且只要有一条指令，EU就开始执行； 指令队列只要有