ASIC设计流程与方法.pdfVIP

l AS C设计流程和方法 国家高性能集成电路设计中心 王永清王礼生 ASIC的复杂性不断提高，同时工艺在不断地改述流程中的1，2，4，6这几个部分。同时，这个流程是 进，如何在较短的时间内开发一个稳定的可重用的 一个迭代的过程。对于一些通常的问题以及其中的 ASIC芯片的设计，并且一次性流片成功，这需要一一些方法，已经有大量的文献中提到，本文将不再赘 个成熟的ASIC的设计方法和开发流程。本文结合述，因此本文着力于讨论在设计各个阶段中一些容 易被忽视的或者可能带来潜在危险的地方。 NCverilog，DesignCompile，Astro等ASIC设计所用到 的EDA软件，从工艺独立性、系统的稳定性、复杂性 的角度对比各种ASIC的设计方法，介绍了在编码 结构分析设计、RTL编码 设计、综合设计、静态时序分析和时序仿真等阶段经 常忽视的问题以及避免的办法，从而使得整个设计 这一阶段在整个ASIC设计中占非常重要的地 具有可控性。 位，结构分析设计阶段主要是从产品的功能定义出 发，对产品采用的工艺、功耗、面积、性能以及代价进 l 1．基本的ASC设计流程 行初步的评估，从而制定相应的设计规划，对于规模 很大的ASIC设计，在这一阶段估算芯片的功耗面 ASIC设计流程可以粗分为前端设计和后端设积非常困难。在这里引入一个ASIC设计中很重要 计，如果需要更细的划分，可以分成如下几个步骤： 1．包括系统结构分析设计、RTL编码以及功能概念都将提到。首先，必须在芯片的Top一1级进行功 验证； 能划分，Top一1级通常可以分为4个大的功能模块， STA以及形式验证IO 2．逻辑综合、PreLayout (RTL代码与逻辑综合生成的Netlist之间)；钟模块，然后再对核心功能逻辑依据功能进一步细 化。核心功能部分将是RTL编码设计的重点部分， 3．Floorplan、Placement、ClockTree插入以及全局 布线(Global 下面就这一部分展开说明。 Routing) 4．形式验证(逻辑综合的Netlist与带有CT信 息的Netlist之间)、STA； 2．1良好的编码风格 5．Detailed Routing，DRC； 编码风格对芯片的正确性、可读性、可维护性以 STA，带有反标延迟信息的门级仿 6．Postlayout 及综合后芯片的性能、面积都有很大的影响。自然， 真； 对于编码中遇到的所有问题一一阐述不是一篇论文 7．Tape—Out 所能做到的，下面只对一些经常遇到的可能产生错 当然，这还是一个比较粗的流程，其中每个步骤 误的地方进行重点说明。 还可以分得更细，通常所说的前端设计主要包括上 无论从可重用设计的角度还是代码仿真行为与 万方数据 k‘●^，^…^-，^：……一 I…H巾国集成电路 珏{‘