智能测控系统设计5_基于DSP的测控系统(东南大学).ppt

第六章 基于DSP的测控系统 6.1 DSP的发展与特点 TI公司DSP性能的提高 DSP的特点 DSP的特点(续) 6.2 DSP的分类与选用 TI公司的DSP系列 TI公司的DSP产品 TI公司的TMS320C28X系列 TI公司的TMS320C28X系列续 TI公司的TMS320C28X系列续 TI公司的TMS320C28X系列续 DSP芯片的选择 DSP向多核化发展 DSP向多核化发展 6.3 TMS320F2812功能概述 TMS320F2812功能概述（续） TMS320F2812功能概述（续） 6.4 TMS320F2812片内外设 6.4.1 TMS320F2812通用I/O TMS320F2812通用I/O 6.4.2 TMS320F2812中断源及其处理 TMS320F2812外设中断扩展模块 TMS320F2812外设中断扩展模块 6.4.3 TMS320F2812的CPU定时器 TMS320F2812的CPU定时器 6.4.4 TMS320F2812的存储器 TMS320F2812的片上存储器 TMS320F2812的外部扩展接口 6.4.5 TMS320F2812的SCI SCI与CPU之间的接口 SCI的空闲线多处理器通信模式 SCI的地址位多处理器通信模式 SCI的多处理器通信模式 6.4.6 TMS320F2812的SPI SPI的主、从两种操作模式 SPI的主、从两种操作模式 6.4.7 TMS320F2812的事件管理器 通用定时器的功能 PWM电路 捕获单元 6.4.8 TMS320F2812的McBSP McBSP的外部信号 McBSP的多通道选择模式 6.4.9 TMS320F2812的AD模块 ADC模块的功能框图 ADC模块的单排序模式 ADC模块的双排序模式 ADC模块自动转换排序器的工作 6.5 TMS320F2812的软件设计简介 TMS320F2812的软件开发过程 DSP集成开发环境CCS DSP集成开发环境CCS(续) 基于TMS320F2812的同步电机控制系统 DSP硬件设计的有关问题 DSP硬件设计的有关问题(续) DSP硬件设计的有关问题(续) DSP硬件设计的有关问题(续) DSP硬件设计的有关问题(续) DSP硬件设计的有关问题(续) 外部接口映射到5个独立的存储空间。为了使外部接口信号与特定的外部设备时序相匹配，每个扩展空间的时序参数可以在其时序寄存器中独立设置，以便实现外部扩展设备的无缝连接。 串行通信接口（SCI）是采用双线通信的异步串行通信接口，即UART。主要特点如下： 两个外部引脚，SCITXD（发送）和SCIRXD（接受），均为多功能复用引脚； 数据格式：一个启动，可编程1~8位数据长度，可选的奇/偶或无校验位模式，一个或两个停止位； 两种多处理器唤醒方式：空闲线唤醒或地址位唤醒； 64K种通信速率，全/半双工通信； 双缓冲接受和发送功能； 发送和接受可以采用中断和查询两种方式； 4个错误检测标志位：奇偶错误、超时错误、帧错误、间断检测； 16级发送/接受FIFO，减小CPU的开销。 数据发送 数据接受 发送中断 接受中断 时钟电路产生的低速时钟 低速时钟使能 串行通信接口（SCI）支持多处理器通信，有两种协议：空闲线多处理器模式和地址位多处理器模式。 在空闲线多处理器协议中，数据块被空闲时间分开，该空闲时间比块中数据帧之间的空闲时间要长。一帧后的空闲时间（10个或更多高电平位）表明新块的开始。 在地址位多处理器协议中，最后一个数据位后有一个附加位，称之为地址位。数据块的第一帧的地址为1，而其它帧的地址位设置为0。 一般情况下，地址位格式应用于11个或更少字节的数据帧传输，这种格式在所有发送的数据字节中增加了一位。通常12个或更多字节的数据帧传输使用空闲线格式。 串行外设接口（SPI）是一个高速同步的串行输入/输出口,通常用于DSP与显示驱动器、ADC、日历时钟等外设或其它处理器之间的通信，是一主多从的串行通信总线。主要特点如下： 4个外部引脚，SPISOMI：从出主入；SPISIMO：从入主出；SPICLK：串行时钟；/SPISTE：从发送使能；均为多功能复用引脚； 两种工作方式：主和从工作方式； 数据字长：可编程的1~16个数据长度； 通过中断或查询方式实现发送和接受操作，接受和发送可同时操作； 波特率：125种可编程波特率； 16级发送/接受FIFO； 4种时钟模式： 主设备提供时钟，写数据到SPITXBUF启动数据发送。 工作在主模式下，SPI在SPICLK引脚为整个串行通信网络提供时钟。数据从SPISIMO引脚输出，并锁存SPISOMI引脚上输入的