双下降沿J-K触发器（有预置、公共清除、公共时钟端）简要说明：114.PDF

54114/74114 双下降沿 J-K 触发器（有预置、公共清除、公共时钟端） 简要说明： 114 为带预置和清除端的两组 J-K 触发器，共有 54/74S114 和 54/74LS114 两种线路 结构型式，其主要电特性的典型值如下： 型号 FMAX PD CT54S114/CT74S114 125MHz 150mW CT54LS114/CT74LS114 45MHz 20mW 管脚图： 引出端符号： /CP 时钟输入端（下降沿有效） J1 、J2 、K1 、K2 数据输入端 Q1 、Q2、/Q1 、/Q2 输出端 /CD 直接复位端（低电平有效） /SD1 、/SD2 直接置位端（低电平有效） 功能表： 输入 输出 /SD /CD /CP J K Q /Q L H X X X H L H L X X X L H L L X X X * * H H ↓ L L Q /Q 0 0 三毛电子世界三毛电子世界 H H ↓ H L H L H H ↓ L H L H H H ↓ H H /Q0 Q0 H H H X X Q /Q 0 0 说明：H －高电平 L －低电平 X －任意 ↓－高到低电平跳变 Q0 －稳态输入条件建立前的Q 的电平 /Q0 －稳态输入条件建立前Q 的电平或Q0 的补码 * －不定 极限值 电源电压7V 输入电压 54/74S1145.5V 54/74LS1147V 工作环境温度 54 ××× －55～125℃ 74×××0～70℃ 贮存温度 －65～150℃ 推荐工作条件： CT54S114/CT74S114 CT54LS114/CT74LS114 单位