复杂器件测试向量转换技术资料.ppt

科学、公正、诚信、服务 1 2 3 4 复杂器件测试向量转换技术 目录 基本转换流程 复杂器件向量的转换需求 转换实现 总结和建议 基本转换流程 仿真向量到ATE向量 EDA 工具 ATPG TetraMAX + FastScan + Internal .vcd STIL .wgl ATE测试系统 仿真 Verilog 兼容 .bin ATE向量专用格式 基本转换流程 仿真向量 主要仿真向量格式 VCD （Value Change Dump，IEEE Std. 1364） EVCD（Extended VCD） WGL （Waveform Generation Language） STIL （Standard Test Interface Language, IEEE std.1450） 基本转换流程 仿真向量 向量的类型 基于周期的向量：WGL和STIL 基于事件的向量：VCD和EVCD VCD file $timescale 100 ps $end $var wire 1 ! A $end …… #0 0! #1100 1! …… Signals { A In； } Timing { WaveformTable TS1 { Period ‘10ns ; Waveforms { A { 10 { 0ns U/D;} } } } Pattern _pattern_ { W TS1; V { A = 0; A = 0; …… A=1; } STIL file 基本转换流程 基于事件的仿真向量?ATE向量 预处理：规整向量 周期化：以固定周期切割向量 波形采样：对每个周期内的波形采样 信息提取：生成时间信息文件和波形信息文件 最终生成ATE向量 基本转换流程 向量转换工具 市售的向量转换工具 Vtran WaveWizard TDS 国产第三方工具 公司内部的向量转换工具 VCD293k 复杂器件向量的转换需求 复杂器件 功能复杂，具有多个时钟域不同速度接口。 种类：处理器，FPGA，SoC等等。 特点： 不同速度的接口 异步或同步的通讯方式 复杂器件向量的转换需求 复杂器件向量的转换需求 如何转换不同速度的多时钟域信号向量 ATE测试系统支持多时钟域信号 较早期的测试系统不支持，或者有较多的限制条件 较新的测试系统宣称支持此功能 将多时钟域信号“转化”为单时钟域信号处理 有局限性，受测试系统硬件能力的限制 会给后期的调试和测量带来困难 转换实现 最小周期法 选取多时钟域中全部周期的最小公约数周期 对设备要求 系统的最小周期时间要求高。 对驱动沿或向量波型的数量要求低。 生成向量深度大。 周期切割较容易。 每个周期内信号至多只有一次状态变化，调试相对容易，测量参数时较为方便。 转换实现 最小公倍数周期法：选取多时钟域中全部周期的最小公倍周期为切割周期。 对设备要求 对向量驱动沿或向量波型的数量要求高。 系统的最小周期时间要求低。 生成向量深度较小。 周期切割也比较容易。 生成的向量深度相对较小。 单个周期内信号有多次状态改变，调试和测量参数都不方便。 转换实现 平衡周期法：选取多时钟域中全部周期的最小公倍的约数为切割周期。 对设备要求 对向量驱动沿或向量波型的数量要求比较高。 系统的最小周期时间要求一般。 生成向量深度一般。 切割不容易，可能存在周期漂移问题。 单个周期内信号有多次状态改变，调试和测量参数都不方便。 转换实现 实例处理 SoC芯片：内核周期7.5ns，PCI接口20ns，SDRAM接口8ns。 最小周期：0.5ns?ATE设备无法达到 最小公倍数周期 120ns ?ATE设备可以达到 内核部分单周期内需16个驱动沿?ATE设备无法达到 SDRAM部分单周期内需15个驱动沿?ATE设备无法达到 平衡周期 10ns?ATE设备可以达到 内核部分：每3个周期需4个驱动沿?ATE设备可以达到 SDRAM部分：每4个周期需要5个驱动沿?ATE设备可以达到 总结和建议 总结 复杂器件的向量转换受限于硬件性能 测试系统对多时钟域的支持 更快的速度、更大的向量存储空间、更多的可配置资源。 建议 考虑使用较新的测试系统 在硬件条件允许的情况下，尽量选用最小周期法。方便以后的调试。 QA 科学、公正、诚信、服务 1 2 3 4