第二章组合逻辑电路.pptVIP

为了实现2位以上数码比较时，输入低位片比较结果而设置的。FA＞B、FA＜B 、FA＝B为本位片三种不同比较结果输出端。 由此可写出如下逻辑表达式： FA＞B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA＜B＝(A1B1)+(A1=B1)(A0B0)+(A1=B1)(A0=B0)IAB FA=B＝(A1=B1)(A0=B0)IA=B 根据表达式画出逻辑图如图2.34所示。图中用了两个l位数值比较器，分别比较（A1、B1）和（A0、B0），并将比较结果作为中间变量，这样逻辑关系比较明确。 三． 集成数值比较器及其应用 1．集成数值比较器7485 7485是典型的集成4位二进制数比较器。其电路原理与2位二进制数比较器完全一样。逻辑符号如图2.35所示。 一片7485可以对两个4位二进制数进行比较，此时级联输入端IAB 、IAB 、IA=B应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。 2．集成数值比较器的扩展 （1）串联扩展方式，如图2.36所示。 （2）并联扩展方式。 图2.37所示是采用并联方式用5片7485组成的16位二进制数比较器。将16位按高低位次序分成4组，每组用1片7485进行比较，各组的比较是并行的。将每组的比较结果再经1片7485进行比较后得出比较结