EDA实验一原理图输入.pptVIP

EDA实验 成绩评定方法 本课程的总评成绩由平时成绩、期末考试成绩（机试）组成，平时成绩的评定依据是预习报告、实验考勤、实验态度、实验动手能力、实验报告，开放实验完成情况等，占总评成绩的40%。期末考试成绩占60% EP2C35F484C8  EP2C：器件系列 Cyclone II； 35：逻辑单元数，35表示约有35k的逻辑单元； F：表示PCB封装类型，F是FBGA封装，E(EQFP)、Q(PQFP)、U(UBGA)、M(MBGA)； 484：表示引脚数量 C：工作温度，C表示可以工作在0 ℃到85℃，I表示可以工作在-40 ℃到100 ℃ ，A表示可以工作在-40 ℃到125 ℃ ； 8：速度等级，6约最大是500MHz，7约最大是430MHz，8约最大是400MHz； 波形文件编辑器界面 输入“节点”：在左侧name下面的空白栏处点击鼠标右键选择Insert Node or Bus…; 或双击鼠标左键 2.输入节点； 输入“节点”界面 点击“Node Finder…”按钮 查询节点界面(注意,fliter 要选择Pin:all) 点击“list”按钮列出节点 列出的节点列在左侧栏中。本例中要使用 所有节点，点击“”按钮把所有节点选中。 选中完节点后的界面 点击“OK”按钮结束。 节点查找完成后的界面 点击“OK”按钮结束。 节点插入完成后的界面 * 3、设置仿真时间长度 默认为1us，可以修改，这里仍采用默认值。 * 4、设置栅格时间 默认为10ns，可以修改。这里仍采用默认值。 * * 主讲教师信息 姓 名：何静 电话邮箱：hejing629@ * 实验一 基于Quartus II的原理图输入数字电路设计 * 第一部分：实验要求 通过本次实验，引导学生以EDA设计的手段来设计数字逻辑电路； 掌握QuartusII集成开发环境软件。 * 一、实验目的 1. 学习EDA集成工具软件Quartus II的使用； 2. 学会基于PLD的EDA设计流程； 3. 学会使用原理图设计小型数字电路。 * 三、实验任务 参照下图，在QuartusII原理图输入环境下，画出半加器电路并进行仿真。 * 四、实验步骤 1. 建立一个项目； 2. 选定目标器件（EP2C35F484C8)，对设计进行综合； 3. 绘制设计电路原理图； 4. 编辑测试激励波形文件，执行功能仿真，记录仿真结果； 5. 记录实验结果及实验过程中出现的问题及解决办法。 （注：请自行保留设计工程文件夹。第二次实验继续进行） * 五、实验报告要求 1. 记录设计原理图。 2. 记录仿真结果。 * 一、准备 1、使用QuartusII软件之前，请确保软件已正常破解。 若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用。 将本机D:\Altera目录下的License.Dat文件中的MAC号替代即完成破解; 右图所示为查看本机MAC地址（实际地址）的方法。 * 2、Quartus II 6.0主界面操作环境 1、Project Navigator（工程管理器） 3、Message window（信息窗口） 2、Status window（状态窗口） * 3、常用工具栏 To reset views: Tools ? Customize ? Toolbars ? Reset All Restart Quartus II Window new file buttons Dynamic menus Compiler report Floorplan Execution controls 若QuartusII界面上一些默认的按钮被关闭，影响使用，可按右边的操作步骤来复原。 * 工程创建时的准备工作 QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹； 此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中； 建立完工程文件夹后再进行后续操作。 二、在QuartusII6.0环境下建立工程 * 1、项目创建向导 文件菜单 基于已有项目创建工程（一般不使用） 选择工作路径 工程文件名，任取，建立在用户自己的目录下，不要使用软件的安装目录或系统目录 顶层实体名，一般和工程名相同 * 添加用户的设计文件 Graphic (.BDF, .GDF) AHDL VHDL Verilog EDIF Notes: Files in project directory do not n