时脉树设计原则.PDFVIP

時脈樹設計原則 在高效能應用中，例如通訊、無線基礎設施、伺服器、廣播視訊以及測試和測量裝置，當 系統整合更多功能並需要提高效能水準時，硬體設計就變得日益複雜，這種趨勢進一步影 響到為系統提供參考時序的電路板設計階段 （board-level ）時脈樹 （clock tree ）。在進行 時脈樹設計時， 「一體適用」的策略並不適用，優化時脈樹以滿足效能和成本的要求取決 於多種因素，包括系統架構、IC 時序需求（頻率、訊號格式等）和終端應用的抖動需 求。 參考時序- 何時使用石英晶體或時脈 第一個設計原則是釐清硬體設計的參考時脈需求，並選擇用於系統中處理器、FPGA 、 ASIC 、PHY 、DSP 和其他元件的參考時脈類型。如果 IC 已整合振盪器和鎖相迴路 （PLL ）用於內部時序，那麼通常可以使用石英晶體 （crystal ）。石英晶體具備成本效 益，因其優異的相位雜訊特性而被廣泛使用，配置在接近 IC 的位置以簡化電路板佈局。 然而，石英晶體的缺點之一是在不同溫度範圍內頻率有顯著變化，超出許多 SerDes （serializer-deserializer ）應用中高精度ppm 等級的穩定性需求。在許多要求高穩定性的高 速SerDes 應用中，更適合使用較石英晶體穩定的石英振盪器（XO ）。 當需要多個參考頻率時，通常使用時脈產生器 （clock generator ）和時脈緩衝器 （clock buffer ）。在某些應用中，FPGA/ASIC 有多個時脈域用於資料通路、控制平面和儲存控制 器介面，需要多個特定參考頻率。如果IC 不提供石英晶體輸入，或者當IC 需要與外部參 考（source-synchronous 應用）同步時，又或者當所需高頻參考值很難由石英晶體生成 時，時脈產生器和緩衝器也是優先選擇。 自由運行vs.同步時脈樹 一旦確定硬體設計 ，並且為部分元件選擇了石英晶體，接下來的步驟就是為剩下的時脈選 擇時序架構：自由運行 （free-Running ）或同步。對於需要一個或多個獨立參考時脈 ，且 沒有任何特殊鎖相迴路或同步需求的應用來說，XO 、時脈產生器和時脈緩衝器是理想選 擇。處理器、儲存控制器、SoC 和週邊元件（例如USB 和PCI Express 轉換器）通常使用 XO 、時脈產生器和時脈緩衝器組合，為自由運行和非同步的應用提供參考時序。如果應 Silicon Laboratories, Inc. Rev 1.0 1 用需要一到兩個時序來源，XO 是最好的選擇；而時脈產生器和緩衝器更適合同時需要多 個獨立時脈的應用。時脈產生器能夠合成多個不同頻率的時脈 ，但與由時脈緩衝器加上 XO 組成的時脈樹相比，犧牲部分抖動效能 。時脈緩衝器可以與 XO 參考聯合分配多個相 同頻率的時脈 ，並且為多輸出時脈樹實現最低抖動。 同步時脈用於需要連續通訊和網路級同步的應用，例如光傳輸網路（OTN ）、 SONET/SDH 、行動回程網路 、同步乙太網和HD SDI 視訊傳輸。以上應用需要發射器和 接收器在相同頻率操作。同步所有的 SerDes 參考時脈到一個高精度網路參考時脈 （例 如，Stratum 3 或 GPS ），保證所有節點同步。在這些應用中，基於低頻寬 PLL 時脈提供 漂移和抖動濾波（抖動消除），以確保網路級同步。在網路線路卡 PLL 應用中，帶有壓 控振盪器（VCO ）的專用抖動衰減時脈或離散式 PLL 是 SerDes 定時首選的時脈解決方 案。為了獲得最佳效能 ，抖動衰減時脈應放置在時脈樹末端，直接驅動 SerDes 元件 ，時 脈產生器和緩衝器可為其他系統提供參考。 Free-Running Clock Trees Div Div PLL Div Div Dual XOs XO + Clock Bu