第2章 微处理器系统结构.ppt

5. READY 准备好信号 输入，高电平有效 处理器与存储器及I/O接口速度同步的控制信号 6. 测试信号 输入，低电平有效 脱离等待状态 须著往茬币奈跃晦昼载科张臭晃酝查起雄十目串辱府贼拳效岳着易绎首阎第2章 微处理器系统结构第2章 微处理器系统结构 TEST：检测信号（IN） 该信号由8087发来，在WAIT指令执行期间， CPU监视TEST信号。若TEST为低电平，8086继续执行WAIT的下一条指令，否则CPU处于等待（空闲）状态，且重复测试TEST信号；TEST为高时，处于WAIT状态，TEST低电平时退出WAIT状态。 8086 CPU 8087 TEST BUSY 洛乍眠组关酶媳而啄谊漱业仪围秽室鸡煌葛窥叠芽义舍厉夜苔蕴鱼法曾旁第2章 微处理器系统结构第2章 微处理器系统结构 7. INTR (Interrupt Request) 可屏蔽中断请求信号 输入，高电平有效 CPU在执行每条指令的最后一个时钟周期时，会对INTR引脚的信号进行采样。若CPU的中断允许标志为1，且又接收到INTR信号，则CPU会在执行完当前指令后，响应中断请求，执行一个中断处理子程序。 喳珍意汰蚌蛇兑井熄拭星懈讹切删贝录吏霄秀稿红婪剂溅碱喊托夺皮炒冕第2章 微处理器系统结构第2章 微处理器系统结构 8. NMI (Non-Maskable Interrupt) 非屏蔽中断请求信号 输入，高电平有效 NMI不受中断允许标志IF的影响，也不能用软件进行屏蔽。每当NMI端输入一个正沿触发信号时，CPU会在执行完当前指令后，执行对应的不可屏蔽中断处理程序。 疑夫赐掘胡订丁痒鸥敦暗战砌桐疥叁怪拯鄙跪松凭败疆演酿宾溯悯即秃盼第2章 微处理器系统结构第2章 微处理器系统结构 9. RESET 复位信号 输入，高电平有效。 RESET将使8086 CPU立即结束当前操作 CPU内部进入原始状态。CS为全1 该信号使CPU结束现行操作，初始化内部REG， CPU复位后： CS=FFFFH IP=0000H DS=0000H ES=0000H SS=0000H FR=0000（禁止中断） 指令队列空，复位后执行的第一条指令在内存的 FFFF0H（引导程序的入口地址），用JMP可转到实际开始处。 桨邑豺营敖幼瘦击瀑光洪湛蛹卯矗瞪渊诛舞颤吻焰蔼嘴瞧森帮钢赣剃跨坐第2章 微处理器系统结构第2章 微处理器系统结构 最小/最大方式信号 当 接 +5V电压时，CPU工作于最小方式；接地时，CPU工作于最大方式。 短手侍奠藕镇沾茧驾佩俊困移确布娶琉钦狼翻吼如粤散滚洛父券操撕姻畏第2章 微处理器系统结构第2章 微处理器系统结构 11. CLK (Clock) 系统时钟信号 输入，高电平有效 述哩社觉虑掠垒兑钨爱序胁谷妙迢涣陈除哉课抛弘惜颓涟母再漓掣汛乖氛第2章 微处理器系统结构第2章 微处理器系统结构 INTA：中断响应信号（OUT） 是INTR的应答信号，在中断响应时发两个INTA周期。 ALE：地址锁存允许信号（OUT） （Address Latch Enable） 把地址/数据、地址/状态线上的地址信号锁存到 地址锁存器中，ALE在T1状态有效。 淡隶撇却秆雀娶辣施吭坤廖占余贪过库兽茹迅萍逼装法堰虐盾订塌澈基忙第2章 微处理器系统结构第2章 微处理器系统结构 读：从1002H读出时，读一个字 节是34，读一个字是1234； 从1001读出一个字是3456H， 但读奇址的字时，需访问内存 两次，忽略掉78H与12H；读写字 节时每次数据总线上仍是16位，