第5章时序逻辑电路.pptVIP

②集成4位二进制同步可逆计数器 用于多个可逆计数器的级联，其表达式为： 当 ， 时， ，由 端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。 a.74LS191 输入 输出 0 × × × （异步置数） 1 0 0 ↑ 加 法 计 数 1 0 1 ↑ 减 法 计 数 1 1 × × 保 持 b.74LS193 输入 输出 0 × × × 0 0 0 0（异步清零） 1 0 × × （异步置数） 1 1 × 二进制加法计数 1 1 × 八进制加法计数 1 1 十六进制加法计数 74LS193功能表 2.二进制异步计数器 （1）二进制异步加法计数器 时序图 （2）二进制异步减法计数器 如选用上升沿触发的Tˊ触发器，第i位触发器的时钟方程一般表达式为 如选用下降沿触发的Tˊ触发器，第i位触发器的时钟方程一般表达式为 如用上升沿触发的Tˊ触发器，第i位触发器的时钟方程一般表达式为 如用下降沿触发的T触发器，第i位触发器的时钟方程一般表达式为 （4）集成二进制异步计数器 5.3.3十进制计数器 1.十进制同步计数器 （1）十进制同步计数器 （2）集成十进制同步计数器 计数方式 进制 清零方式 置数方式 引脚图 功能示意图 74LS160 同步加法 十进制 异步 同步 相同 相同 74LS161 二进制 74LS162 十进制 同步 74LS163 二进制 计数方式 进制 时钟方式 清零方式 置数方式 引脚图 功能示意图 74LS190 同步可逆 十进制 单时钟 置数法 异步 相同 相同 74LS191 二进制 74LS192 十进制 双时钟 异步 74LS193 二进制 2.十进制异步计数器 （1）十进制异步计数器 （2）集成十进制异步计数器 74LS90功能表 5.3.4 N进制计数器 1．取前N种状态构成N进制计数器 N进制计数器的组成方法通常利用集成计数器构成。它是利用清零端或置数端，让电路跳过某些状态来获得的。无论清零还是置数都有同步和异步之分。 同步方式：当触发沿到来时才能完成清零或置数任务； 异步方式：通过触发器的异步输入端来直接实现清零或置数，与CP无关。 （1）用同步清零端或置数端归零构成进制计数器 主要步骤 a、写出状态 的二进制代码； b、求归零逻辑——同步清零端或置数控制端信号的逻辑表达式； c、画连线图。 【例5.3.1】试用74LS161同步置数端构成十一进制计数器。 解： ①写出状态 的二进制代码。 ②求归零逻辑。 ③画连线图。 （2）用异步清零端或置数端归零 ②求归零逻辑——求异步清零端或置数控制端信号的逻辑表达式； ③画连线图。 步骤如下： ①写出状态 的二进制代码； 【例5.3.2】利用74LS161异步清零端构成一个十一进制计数器。 解： ①写出状态SN的二进制代码 ②求归零逻辑 ③画连线图。 2.取中间N种状态构成N进制计数器 【例5.3.3】利用74LS161同步置数端构成一个有效状态为1~6的六进制计数器。 3.取后N种状态构成N进制计数器 4.集成计数器的级联 两个计数器级联之后的容量为 两片74LS163级联起来构成256进制同步加法计数器 两片74LS90级联构成的100进制计数器 （2）利用级联方法获得大容量的N进制计数器 两片74LS161构成的132进制计数器 两片74LS90级联构成82进制计数器 分类： 按所用开关元件分，寄存器可分为TTL寄存器和CMOS寄存器。 按功能差别分，寄存器可分为数码寄存器和移位寄存器。 移位方式： 数码寄存器数据只能并入并出。 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据还可以并入并出、串入串出、并入串出和串入并出四种移位方式。 5.4 寄存器 概念： 把二进制数据暂时存储起来的操作叫做寄存。具有寄存功能的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来的，存放n位二进制代码的寄存器需用n个触发器来构成。 5.2.2 基本寄存器 1、单拍工作方式基本寄存器： 触发器的时钟脉冲CP上升沿到来，寄存器输出并行输入数据D0～D3，即： 2.双拍工作方式基本寄存器 （1）清零。 （2）送数。 （3）保持。 该电路的整个过程是分两步进行的，所以称为双拍接收方式。 74LS175——带置0功能的4D触发器 3.集成的基本寄存器 5.4.3 移位寄存器 1.左移移位寄存器 2.右移移位寄存器 3.集成