【典型数字钟的设计及制作】.pdfVIP

数字钟的设计与制作 一．指标要求： 1.显示时、分、秒。.采用 24 小时制。 2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小 时进位。校时时钟源可以手动输入或借用电路中的时钟。 3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 二．设计计算： 1．总体方案设计：画出总体方框图原理框图并给出说明。 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的 起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电 路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电 路构成数字钟。总体方案设计如图（1）所示。 图（1） 2． 单元电路设计：各功能块电路图，各部分定性说明以及计算分析。 晶体振荡器电路：给数字钟提供一个频率稳定准确的 32768Ｈz 的方波信 号，可保证数字钟的走时准确及稳定。石英晶体振荡器如图（2）所示，采用反 2 向器等元件构成。利用一个与非门的自我反馈使它工作在线性状态，然后利用石 英晶体 JU 来控制震荡频率，电阻为反馈元件，电容 C 防止寄生振荡。 图(2) 分频器电路：由于石英晶体产生较高的 32768HZ 的频率，而电子钟需要秒 脉冲，可采用分频电路实现，具体电路图如（3）所示。先经过 3 次十六分频， 在经过一次八分频最后得到脉冲信号。 图（3） 时间计数单元：因为电子钟有秒、分、时组成，分别 60、60 和 24 进制。 采用一片4520接成60进制，4520的第一组4位二进制接成秒的个位，另一组接 成秒的十位，“分”也为60 进制,“时”为24 进制。这两种进制的次序和二进制完 全相同, 只是模数不是2 的整幂。采用反馈置零法清零, 先按二进制计数器串联 起来构成计数器, 当计数状态达到所需的脉冲模值后, 经过电路译码、反馈、产 生复位脉冲将计数器清零, 然后重新开始进行下一个循环。 3 （1）60 进制计数器。电路如图（4 ）所示。4520的第一组4 位二进制构 成10 进制, 第二组4 位二进制构成6 进制, 因为二组都为16 进制, 而4520具 有异步清零的功能。在第一组的4 位二进制加法计数器中, 当第十个脉冲来到时, 此时它的四级触发器状态为“1010”, 这时QDQB 均为高电平。因为4520 的清 零端为高电平清零, 所以QDQB 经过2 输入的与非门连接后输出给后一级反向 器接到清零CR 端, 使第一组为10 进制, 第二组为6 进制, 当第一组清零的同 时给第二组的加法计数器的CP 端进行计数, 而第一组的第6 个脉冲进位到来时, 此时第二组的触发器状态为“0110”, 这时QBQC 均为高电平“1”, 将它们经过二 组输入与非门后, 再经过一级反向器, 送到计数器的清零端, 在清零的同时, 给 上一级进位, 从而利用了4520 的异步清零的功能接成了60 进制计数器。 图（4 ） (2) 24 进制计数器。24 进制计数器由4520 和4510 组成。当“时”个位计 数器4510 复零, 进位输出端向“时”十位计数输出进位信号, 当第24个脉冲来自 “分”时计数器时位脉冲信号, 到达时“时”个位计数器状态为“0100”, “时”十位计 数器状态为“0010”即时的个位, 计数器的输出QC和“时”十位计数的输出端QB 均为高电平“1” 。经过与非门、再经过一级反向器, 送到4510 和4520 的清零CR 端, 计数器复位清零。电路如图（5）所示。