功率放大器外文翻译.docVIP

外文翻译： 应用于功率放大器的过压保护电路 原文来源：Electronics, Circuits and Systems．15th IEEE International Conference ,2008． ICECS 2008:161-164 译文正文： 摘要 随着移动通信设备对更高集成度和更低成本的需求的增加，使用CMOS功率放大器来代替GaAs 或者SiGe 功率放大器的趋势越来越大。虽然目前CMOS价格相对比较低廉，但是其射频性能存在劣势，而且还有低的击穿电压。这个问题特别体现在PA的输出级，当负载不匹配是，导致高电压驻波比（VSWR）并在PA输出高峰峰值电压。本文在0.13mm CMOS工艺下设计了一个 27dBm PA，包括VSWR保护电路。一个控制回路检测在PA输出端的高电压振幅尖峰以降低PA的增益，从而降低输出电压摆幅达到理想值。 1、引言 功率放大器是每个射频发射机的最重要部分之一。大多数功率放大器是基于SiGe或GaAs工艺技术，而收发器和基带电路更加倾向于使用低成本的标准CMOS技术。CMOS PA可以使得整个完整的无线电系统集成在单个芯片中，这对于成本和面积的减少是相当可观的。虽然CMOS PA的设计是一个非常大的挑战，但是现代深亚微米CMOS工艺的性能接近SiGe或GaAs PA更加具有吸引力。一个主要的问题是将在所有可能的情况之下保证可靠的操作。如果负载失配时，在PA输出端将导致高的VSWR，这个问题对于标准CMOS晶体管的低击穿电压非常重要。 本文提出了一种用于CMOS功率放大器的VSWR保护电路。该电路另外设计附加在一个输出功率为27 dBm的两级差分功率放大器中。这个PA的设计是为了集成在DECT电话芯片中，和参考文献[1]类似。PA的设计细节和测试结果参照文献[2]。 本文结果如下：首先简单介绍了PA的非理想影响。第三部分介绍了可能的解决方案。第四部分给出了PA的整体结果和设计。接着对VSWR保护电路做了详细的介绍，最后给出了测试和仿真结果。 2、PA的非理想因素 CMOS PA的可靠性问题主要包括三个方面： 由于热载流子效应，模拟CMOS电路的RF性能会退化[3]。当漏极电场强度高时，沟道电子将对Si-SiO2表层产生破坏，从而出现热载流子效应。这将导致MOSFET的开启电压增大使得跨导降低。 电迁移通常是指在电场的作用下导电离子运动造成元件或电路失效的现象。它可能会导致线路空隙，甚至差距，导致了芯片的破坏。电迁移是一个问题，尤其是当大的直流电流密度存在同一个线路中。 最后，CMOS晶体管的一个致命威胁是栅氧化层或PN结暴露在过高的电压下会直接被击穿。0.13?m工艺的栅级击穿电压根据晶体管的种类在4.5V~8.5V之间。PN结的反向击穿电压约为7V。 3、天线上负载失配造成的过高电压 天线上负载失配导致传输信号的反射从而形成驻波。反射波的幅度和相位可以通过反射因子ρ来度量。如果传输信号幅度为Vf，则驻波的最大幅度为Vmax =Vf（1 + |ρ|）。因此在负载失配严重时，驻波幅度可以达到传输信号幅度的2倍。负载失配可以通过驻波比（VSWR）来反应，VSWR是驻波最大电压与最小电压的比值。 A．驻波比 高电压驻波会加速PA电迁移的长期退化和热载流子效应，甚至会立即导致晶体管的击穿。一种办法，应付CMOS晶体管击穿的问题是要面对它的工艺水平，融入标准CMOS高电压兼容的晶体管。这些设备的制造过程中就必须增加额外的步骤和手段，此外，这些射频晶体管的性能一般低于标准的晶体管。最后，很多半导体公司“无生产线，并在独立半导体铸造厂制作。 因此，有希望进行替代解决在线路水平上的问题，电压反馈电路，以避免线路老化，该电路只适用双极晶体管，不适合用于CMOS功率放大器。 这项工作提出了一个用于CMOS功率放大器的保护电路。这感觉在PA的开路漏极输出高电压和动态降低偏置和增益放大阶段。基本概念和[6]相似，但实施是不同的。两个主要组成部分，过压检测器和偏置调节，将在未来章节中讨论。 驻波比保护提出功率放大器包括一个两个阶段AB类功率放大器的核心和输出电压控制回路。一个系统的框图如图1所示控制回路的电压摆幅放大器在第二阶段的产出。如果输出摆幅在一定条件下驻波或过于高电源电压，偏置，因此放大器的增益受限制降低，重新建立输出摆幅。 差分功率放大器需要单端转换。除芯片以外的所有CMOS采用13微米工艺。 图1 设计功率放大器的核心 这两个阶段的核心采用的是功放大器级间和输入的匹配，结构是众所周知的，特别是对双极型器件功率放大器，电路图如图2差分设计采用了虚拟平面，导致了良好的偶次谐波取消，该差分结构，尤其是一个重要的单片机发器，因为它减少了大功率放大器的干扰信号和其他