计算机组成原理第八章(白中英版)技术总结.ppt

软件学院·计算机组织与结构 * 第8章 输入输出系统 * 软件学院·计算机组织与结构 * 第8章 输入输出系统 * * 中断控制器的编程 指定其工作方式和控制中断处理过程 开始工作前，必须进行初始化编程 写入初始化命令ICW：选择工作方式 工作期间，需要中断操作编程 写入操作命令字OCW：按新要求工作，读取信息等 OCW1：写入IMR，控制中断屏蔽 OCW2：产生EOI命令，改变优先权顺序 OCW3：控制读取IRR、ISR、IMR和查询字 8.2.6 Pentium中断机制 两类中断源：（外部）中断和（内部）异常 采用向量中断机制，能够处理256个中断 用中断向量号0～255区别 可屏蔽中断需要中断控制器实现优先权管理 中断向量号的获取： 指令给出 外部提供 CPU自动指定 中断标志 IF＝1，微处理器开中断 可以响应可屏蔽中断 IF＝0，微处理器关中断 不能响应可屏蔽中断 关中断的情况 系统复位后 任何一个中断被响应后 执行关中断指令CLI后 开中断的方法 执行开中断指令STI 执行中断返回指令IRET恢复中断前IF状态 中断向量表结构 物理地址00000H，对应向量号从0开始 依次每4个字节安排一个中断向量 中断向量＝中断服务程序入口地址（首地址） 含有16位段地址和16位偏移地址的逻辑地址 按照“低对低、高对高”的小端方式存储 低字部分是偏移地址、高字部分是段地址 256个中断占用1KB区域，形成中断向量表 示意图 中断向量的物理地址＝N×4 中断向量的物理地址＝N×4 中断处理过程 如果特权改变，则保护堆栈指针 将标志寄存器压入堆栈，保护标志位 禁止可屏蔽中断和单步中断 将被中断指令的逻辑地址压入堆栈 如果有错误代码，则压入堆栈 根据向量号获取中断向量 执行服务程序 中断返回： 断点地址和标志寄存器出栈恢复 控制又返回到断点指令继续执行 可屏蔽中断处理过程示例 8.3 DMA方式 希望克服程序控制传送的不足： 外设→CPU→存储器 外设←CPU←存储器 直接存储器存取DMA： 外设→存储器 外设←存储器 特点比较： 查询传送： 简单实用，效率较低 中断传送：外设主动，可与CPU并行工作，但每次传送需要大量额外时间开销 DMA传送：CPU释放总线，由DMA控制器管理，外设直接和存储器进行数据传送，适合大量、快速数据传送 DMA传送过程 CPU对DMA控制器进行初始化设置 外设、DMAC和CPU三者通过应答信号建立联系：CPU将总线交给DMAC控制 DMA传送 DMA读存储器：存储器 → 外设 DMA写存储器：存储器 ← 外设 自动增减地址和计数，判断传送完成否 DMA传送流程 DMA响应 发存储器地址 传送数据 传送结束？ DMA结束 修改地址指针 和计数器 DMA请求 DMA传送流程 DMA传送方式之CPU暂停 停止CPU访问内存：CPU放弃对总线的使用权，由DMA控制器管理进行数据传送 DMA传送方式之周期挪用 CPU周期窃取：在CPU执行访内指令中插入DMA请求，挪用了一、二个内存周期 DMA传送方式之DMA与CPU交替 DMA与CPU交替访内：CPU周期可分为两个分周期，一个供DMA控制器访内，一个专供CPU访内 8.3.3 基本的DMA控制器 内存 CPU 中断机构 控制/状态逻辑 DMA请求 标志 内存地址计数器 字计数器 数据缓冲寄存器 设备选择 设备 HOLD HLDA 溢出信号 +1 +1 数据 中断请求 数据线 地址线 选择型DMA控制器 在物理上可以连接多个设备，用一个DMA控制器分时为多个设备服务 内 存 CPU 字计数器 内存地址 数据缓冲器 状态控制 设备号 时序电路 设备1 设备2 设备n 选择线 系统总线 多路型DMA控制器 在物理上可以连接多个设备，各设备以字节交叉方式通过DMA控制器进行数据传送 内存 CPU DMA 控制器 设备 设备 链式多路型DMA 内存 CPU DMA 控制器 设备 设备 独立请求多路型DMA控制器 DMA控制器8237A 8237A有4个DMA通道，每个通道有4种工作方式 单字节传送方式 每次DMA传送时仅传送一个字节 数据块传送方式 连续地传送数据，直到规定的字节数传送完 请求传送方式 请求有效，连续传送数据 请求无效，DMA传送被暂时中止 再次有效，DMA传送又继续 级连方式 多个DMA控制器连接起来扩展DMA通道 8.4 通道方式 通道是一个特殊功能的处理器 有自己的指令和程序专门负责数据输入输出的传输控制 CPU只负责“数据处理”，将“传输控制”下放给通道 通道与CPU分时使用内存，CPU可与I/O设备同时工作 两种类型的总线 存储总线：承担通道与内存、CPU与内存间的数据传输任务 通道总线＝I/O总线：承担外设与通道间的数据传送任务 通道总线可以