微型计算机原理及应用课件08dman.pptVIP

第8章 DMA技术与DMA控制器 §8.1 DMA技术概述 §8.2 可编程DMA控制器8237A §8.3 DMA技术在微机系统中的应用 1.DMA(Direct Memory Access)的概念 DMA方式不用处理器干预完成M与I/O间数据传送。 DMA期间系统总线由其它主模块控制(驱动) 控制总线的主模块要提供系统的地址及控制信号。 DMA控制器与处理器配合可实现系统的DMA功能。 DMAC的基本功能 接收接口往DMA控制器发出DMA请求信号后，DMA控制器能向CPU发出总线请求信号HOLD(高电平)。 当CPU向DMA发出响应信号HLDA(高电平)以后，DMA能接管对总线的控制，进入DMA方式。 能向地址总线发出内存地址信息，对其进行寻址及修改地址指针。 DMAC的基本功能 能向存储器或I/O接口发相应的读写控制信号。 能决定传送字节数，并判断DMA传送是否结束。 DMA过程结束，能向CPU发出DMA结束信号，HOLD变低,将总线控制权还给CPU，CPU恢复正常工作。 §8.2 可编程DMA控制器8237A §8.2.1 8237A的主要特性 1．具有四个独立的DMA通道，每个通道都具有64K的存贮器寻址能力，即一次传送的最大长度为64K字节。 2．可实现内存与外设之间的高速大批量数据传送 ，也可实现内存两个不同区域之间的高速数据传送。 3．每个通道的DMA请求均可分别允许或禁止，且四个通道的DMA请求的优先权可由软件设置为固定的或循环的。 8237A的主要特性 4．具有单字节传送、数据块传送、请求传送和级联传送四种工作方式。 5．可用级联方式扩展DMA通道数目。 6．DMA传送结束信号可由内部计数产生，也可由外部输入提供。 7．单一的+5V电源，40个引脚双列直插式封装。 8．采用5MHz时钟，传送速率可达1.6M字节/秒。 8．采用5MHz时钟，传送速率可达1.6M字节/秒。 8237进行一次DMA传送需要3个时钟周期(不包括插入的等待周期SW)。时钟周期为200 ns，则一次DMA传送需要200 ns×3＋200 ns＝700 ns（1.6 M字节/秒）。多加一个200 ns是考虑到人为插入一个SW的缘故。另外，8237为了提高传输速率，可以在压缩定时状态下工作。在此状态下，每一个DMA总线周期仅用两个时钟周期（200 ns×2=400ns ）就可实现，这大大提高了传输速率。 　 §8.2.2 8237A的工作原理 1．8237A的编程结构 编程结构见下页图 内部有大量寄存器，内部寄存器的功能、端口地址等信息 参见下表. 8237A的工作方式 DMA传送方式 · 单字节传送方式 · 数据块传送方式 · 请求传送方式 · 级连方式 DMA传送类型 · DMA读 · DMA写 · DMA检验 存储器到存储器的传送 (1) DMA传送－单字节方式 每次DMA传送时仅传送一个字节 传送一个字节之后，字节数寄存器减1，地址寄存器加1或减1，HRQ变为无效 8237A释放系统总线，将控制权还给CPU 若传送后使字节数从0减到FFFFH，则终结DMA传送或重新初始化 特点： 一次传送一个字节，效率略低 DMA传送之间CPU有机会重新获取总线控制权 (2) DMA传送－数据块方式 由DREQ启动就连续地传送数据，直到字节数寄存器从0减到FFFFH终止计数，或由外部输入有效信号终结DMA传送 DREQ只需维持有效到DACK有效 特点： 一次请求传送一个数据块，效率高 整个DMA传送期间CPU长时间无法控制总线（无法响应其他DMA请求、无法处理中断等） (3) DMA传送－请求方式 DREQ信号有效就连续传送数据 DREQ信号无效，DMA传送被暂时中止，8237A释放总线，CPU可继续操作 DMA通道的地址和字节数的中间值仍被保持 DREQ信号再次有效，DMA传送就继续进行 如果字节数寄存器从0减到FFFFH，或者由外部送来一个有效的信号，将终止计数 特点： DMA操作可由外设利用DREQ信号控制传送的过程 (4) DMA传送－级连方式 用于通过多个8237A级连以扩展通道 第二级的HRQ和HLDA信号连到第一级某个通道的DREQ和DACK上 第二级芯片的优先权等级与所连通道的优先权相对应 第一级只起优先权网络的作用，实际的操作由第二级芯片完成 还可由第二级扩展到第三级等 8237A的级联 DMA读——把数据由存储器传送到外设 由MEMR*有效从存储器读出数据，由IOW*有效把这一数据写入外设 DMA写——把外设输入的数据写入存储器 由IOR*有效从外设输入数据，由MEMW*有效把这一数据写入存储器。 DMA检验——空操作 8237A不进行任何检验 外设可以进行DMA校验 存储器和