- 1、本文档共43页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
指令是规定计算机执行特定操作的命令 任何一条指令都包括两部分:操作码和地址码。操作码指明要完成操作的性质,如加、减、乘、除、数据传送、移位等;地址码指明参加上述规定操作的数据存放地址或操作数。 微型计算机每执行一条指令都是分成三个阶段进行:取指令(Fetch)、分析指令(Decode)和执行指令(Execute)。 取指令阶段的任务是根据程序计数器PC中的值,从存储器读出现行指令,送到指令寄存器IR,然后PC自动加 1指向下一条指令地址。分析指令阶段的任务是将IR中的指令操作码译码,分析其指令性质。如指令要求操作数,则寻找操作数地址。 执行指令阶段的任务是取出操作数,执行指令规定的操作。根据指令不同还可能写入操作结果。 微型机程序的执行过程实际上就是周而复始地完成这三阶段操作的过程,直至遇到停机指令时才结束整个机器的运行。 指令类别 数据传送与交换类指令 算术及逻辑类指令 输入/输出类指令 程序控制类指令 CPU控制类指令 1.3.2 指令示例 汇编语言源程序 对应机器码 ORG 1000H MOV A, 5CH B0H 5CH ADD A, 2EH 04H 2EH JO 100AH CAH 0AH 10H MOV [0200H], A A2H 00H 02H HLT F4H 立即数 地址 程序执行 指令执行过程图 CB AB DB ALU 累加器ACC 暂存器 标志寄存器FR 寄存器组 操作控制器OC 指令译码器ID 指令寄存器IR 操作码 , 地址码 内部总线 地址缓冲器 数据缓冲器 程序计数器PC 地址译码 读控制 B0H 5CH 04H 2EH 地址 1001H 1002H 1003H 内容 1000H 内存储器 MOV A,5CH ADD A,2EH +1 CPU外 CPU内 ① ② ③ ④ ⑤ ⑥ ① ② ③ ④ ⑤ ⑥ ① ③ ④ ⑤ ⑥ ② ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 1.4 微型计算机的基本功能与先进技术 顺序执行技术 计算机依次执行存放在内存中的程序(指令)。 微程序控制技术 为提高CPU控制功能的灵活性,将一条机器指令的作用用若干微程序的操作(微操作)实现;改变微程序便可实现改变CPU的控制功能。 流水线技术 流水线技术是一种将每条指令分解为多步,并让各步操作重叠进行,从而实现几条指令并行处理的技术。 高速缓冲存储器技术 为了加快运算速度,普遍在CPU与常规主存储器之间增设了一级或两级高速小容量存储器(Cache)。将将要执行的指令和数据复制到缓存中,加快执行速度。 虚拟存储器技术 一种通过硬件和软件的结合来扩大用户可用存储空间的技术。程序预先放在外存储器中,在操作系统的统一管理和调度下,按某种置换算法依次调入内存储器被CPU执行。 乱序执行技术 允许指令按照不同于程序中指定的顺序发送给执行部件,把不能立刻执行的指令搁置在一边而把能立刻执行的后续指令提前处理。 CISC与 RISC结构 现在的微处理器采用RISC技术为内核,通过译码器,将它转换成对外的CISC结构。 (1)取指令:CPU从高速缓存或内存中取一条指令。 (2)指令译码:分析指令性质。 (3)地址生成:很多指令要访问存储器中的操作数,操作数的地址也许在指令字中,也许要经过某些运算得到。 (4)取操作数:当指令需要操作数时,就需再访问存储器,对操作数寻址并读出。 (5)执行指令:由ALU执行指令规定的操作。 (6)存储或写回结果:最后运算结果存放至某一内存单元或写回累加器A中。 Pentium使用的6步流水线结构 1.4 现代微型计算机系统组成结构举例 P4+i845E系统 支持DDR266 P4+i845G系统 内建图形 芯片,支持DDR533 P4(3GHz)+i875系统 支持800MHz前端总线 P4 (3.0GHz)与i875芯片组 (2003-4-14) 采用875芯片组的主板 Socket478插槽 AGP插槽 PCI总线
您可能关注的文档
最近下载
- 诸侯纷争与变法运动【课件】.pptx VIP
- 中国高血压防治指南(2024年修订版)_中国高血压防治指南修订委员会__.pdf VIP
- “扬子石化杯”2024年第38届中国化学奥林匹克(江苏赛区)初赛化学.pdf VIP
- 民事诉讼法中案外第三人对执行的异议之诉.pdf VIP
- 车险承保方案.pdf VIP
- “扬子石化杯”2024年第38届中国化学奥林匹克(江苏赛区)初赛化学试卷含答案.pdf VIP
- 临海市城市生活垃圾焚烧发电厂扩建工程环境影响报告.pdf
- 2025内蒙古鄂尔多斯市公安机关招聘留置看护警务辅助人员115人笔试参考题库附答案解析.docx VIP
- 模电教案-李国丽.doc
- 2023版中国结直肠癌及癌前病变内镜诊治共识PPT课件.pptx VIP
文档评论(0)