《微机原理与应用》第2章微机体系结构.ppt

16位 外部总线 Σ ALU AH AL BH BL CH CL DH DL SP BP DI SI CS DS SS ES IP 内部暂存器 1 5 4 2 3 6 运算暂存器 标志寄存器 EU 控制 单元 ALU数据总线 （16位） 总 线 控 制 逻 辑 地址总线(20位) 指令队列 数据总线 队列总线 8位 通用 寄存器 执行部件（EU） 总线接口部件（BIU） 图2.1 8086CPU的结构 执行1 执行2 执行3 执行4 执行5 忙 忙 忙 忙 忙 t t t …… …… …… 忙 忙 忙 忙 忙 忙 忙 忙 t t MPU 总线(BUS) EU BIU BUS 一般8位CPU( 8080 ) 8086CPU 取指1 执行1 取指2 执行2 取指3 执行3 …… 取指1 取指2 取指3 取指4 取指5 图2.2 取指令与执行指令时间图 AH AL BH BL CH CL DH DL FLAGS ES CS DS SS SP BP DI SI IP 0 8 7 15 0 0 0 15 15 15 代码段 堆栈段 数据段 附加段 堆栈指针 源变址 基址指针 目的变址 AX累加器 CX计数 BX基数 DX数据 指令指针 标志 数据 寄存器 指针 寄存器 变址 寄存器 控制寄存器 段寄存器 通用 寄存器 图2.3 8086内部寄存器 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 MNI INTR CLK GND Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX# RD HOLD# HLDA# WR M/IO# DT/R# DEN# ALE INTA TEST READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086 CPU 图2.48086CPU的封装外型与引脚信号 奇地址 00001 00003 00005 FFFFF D15 D8 D7 D0 偶地址 00000 00002 00004 FFFFE 512K×8(位) 奇地址 存储体 (A0=1) 512K×8(位) 偶地址 存储体 (A0=0) 图2.5 字节交叉编址方式 D7～D0 奇地址存储体 SEL A18～A0 D7～D0 偶地址存储体 SEL A18～A0 数据总线 DB7～0 数据总线 DB15～8 D7～D0 D15～D8 BHE A19～A1 A0 地址总线 图 2.6 存储体与总线的连接 · · · 10000H 10001H · · · Y 存储器 Y X 被读字节 忽略的字节 8086CPU 图 2.7 (a) 从偶地址读一个字节 X 存储器 Y X 被读字节 忽略的字节 · · · 10050H 10051H · · · 8086CPU 图 2.7 (b) 从奇地址读一个字节 · · · 100A0H 100A1H · · · X Y 存储器 Y X 被读的字 8086CPU 图 2.8 (a) 从偶地址开始读一个字 X Y 存储器 Y X 被读字的第一字节 · · A0000H A0001H A0002H A0003H · · 8086CPU 忽略的字节 被读字的第二字节 忽略的字节 W Z 图 2.8 (b) 从奇地址开始读一个字 段 基 址 0 0 0 0 偏 移 地 址 物 理 地 址 15 0 3 2 1 0 15 0 20 0 图2.9 物理地址的形成过程 · · · · · · · · · SS SS SS SP SP SP 65 87 65 87